赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX))与联华电子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布,采用联华电子高性能40nm工艺的Virtex®-6 FPGA,已经完全通过生产前的验证。这是双方工程团队为进一步提升良率、增强可靠性并缩短生产周期而努力合作的成果。Virtex-6系列通过生产验证, 意味着联华电子继2009年3月发布首批基于40nm工艺的器件后,正式将该工艺转入量产。
“对于我们长期代工合作伙伴联华电子持续的执行能力, 我们给予高度评价,”赛灵思首席执行官(CEO)兼总裁Moshe Gavrielov 表示,“在此之前,通过双方长期的密切合作,我们已经成功量产了几代业界领先的FPGA系列。”
“今天40nm所取得的成功, 是联华电子和赛灵思公司长期以来共同推出众多领先FPGA产品系列的一个延续。”联华电子首席执行官(CEO)孙世伟博士表示,“今天40nm Virtex-6系列获得量产验证, 正是我们对赛灵思公司持续承诺和两家公司长期合作伙伴关系的体现。”
采用第三代Xilinx ASMBL™ 架构的Virtex-6 FPGA系列,和其它竞争者的40nm FPGA产品相比,性能提高15%,功耗降低50%。其核心运作电压为1.0v,同时还备有0.9v的低功耗方案选项,另外还拥有新一代开发工具ISE®设计套件11版本和Virtex-5 系列FPGA已有的广泛IP库的支持,确保提高研发生产力, 并顺利进行设计移植。
“Virtex-6 FPGA系列达到这一量产的里程碑点,意味着我们已经具有稳定并且可预测的良率, 可以确实地满足我们的客户不断增长的需求。”赛灵思公司全球质量管理和新产品导入资深副总裁汤立人 (Vincent Tong)表示,“这一切都离不开联华电子的努力合作。通过采用赛灵思的新一代FPGA诊断工具与联华电子的快速信息转换学习工具(info-turn yield learning vehicles),我们在40nm工艺上实现了产品良率和品质的显著提高。”
汤立人先生还表示,Virtex-6系列的成功验证还归功于早期的合作接触、可制造性导向设计和有效的测试工具程序(test vehicle process)。通过之前几代产品的紧密合作所学习到的经验,赛灵思与联华电子工程团队成功地将Virtex-6系列的发布到量产周期较Virtex-5系列整整缩短了一个季度——三个月。
“Virtex-6顺利获得生产验证,是赛灵思与联华电子双方工程师们密切合作,克服40nm高性能技术巨大挑战的成果。”联华电子先进技术开发处副总裁简山杰(S.C. Chien)表示,“在与赛灵思公司合作的过程中,联华电子投入了大量的工程人才与资源,如根据对方的产品要求定制器件的规格,为获得更稳定的良率提供可制造性导向设计(DFM),为提高质量而采用快速信息转移工具(fast info-turn vehicle),另外还提供了快速诊断方法。这一里程碑事件令人振奋,是对我们双方努力合作的回报。”
由联华电子独立开发的45/40nm制造工艺,在12层重要层中采用了精密的浸没式光刻(immersion lithography)技术,同时集成了其它最新的先进技术,如超浅层接面(ultra-shallow junction)技术、嵌入式硅锗(embedded silicon-germanium)技术、多项迁移率提升技术(mobility enhancement techniques) 与超低K电介质(ultra low-k dielectrics)技术等。目前,已有数家客户采用联华电子的45/40nm工艺生产其产品,并已有数千片芯片发货。
Virtex-6系列是目标设计平台的可编程芯片基础,可提供集成的软硬件组件,使工程师在开发周期一开始便可专注于创新。Virtex-6 FPGA系列包括三大领域优化的FPGA平台,提供六大不同特征组合,包括DSP单元、存储器模块和支持高达11.2Gb/s速率的串行收发器, 以满足各种客户的应用需求。目前九款Virtex-6系列基础器件中的六款已经开始供货。预计所有九款器件将在2010年的第二季度末全部进入量产。
关键字:赛灵思 Virtex-6 FPGA 40nm 生产验证
引用地址:
赛灵思40nm Virtex-6 FPGA系列通过全生产验证
推荐阅读最新更新时间:2024-05-02 20:59
基于FPGA的OFDM系统设计与实现
近年来, 随着数字信号处理(DSP) 和超大规模集成电路(VLSI) 技术的发展, 正交频分复用OFDM(Orthogonal Frequency Division Multiplexing)技术的应用有了长足的进步和广阔的发展前景。IEEE802.11a中就将正交频分复用作为物理层的传输技术;欧盟在数字音频广播(DAB)、地面数字视频广播(DVB2T)、高清晰度电视(HDTV)以及2003年4月公布的无线城域网(WMAN)802.16a等研究中都使用了正交频分复用技术作为信道的传输手段。在正交频分复用技术逐渐成熟的今天, 如何降低通信系统的成本, 使之更广泛地应用于数传系统中, 已成为正交频分复用研究的热点。本文基于802.
[嵌入式]
Microchip推出集成微型FPGA的PIC16 微控制器,售价不到 50 美分
编译自EEJOURNAL Microchip 现在提供一款基于闪存的微控制器,集成可编程逻辑块,其售价不到50美分。 Microchip PIC16F13145 系列的九个新产品,与其他型号16F系列采用相同的 8 位 RISC 微处理器架构,但它们还集成了一个新的可编程逻辑块,称为可配置逻辑块 (CLB)。 PIC16F13145 微控制器系列中的器件采用 8、14 和 20 引脚封装,具有 3.5 至 14 KB 闪存和 256 至 1024 字节 RAM。 Microchip PIC1613145 微控制器系列的九个成员具有相同的内部架构,但具有不同数量的 RAM 和闪存,并提供不同的封装,具体取决于您应用的 I/O
[单片机]
FPGA设计中的时序管理
当FPGA设计面临高级接口的设计问题时,该采取什么办法来解决呢?美国EMA公司的TimingDesigner软件可以简化这些设计问题,并提供对几乎所有接口的预先精确控制。下问文将向你娓娓道来。 一、摘要
从简单SRAM接口到高速同步接口,TimingDesigner软件允许设计者在设计流程的初期就判断出潜在的时序问题,尽最大可能在第一时间解决时序问题。在设计过程的早期检测到时序问题,不仅节省时间,而且可以更容易的实施设计方案。美国EMA公司的设计自动化工具--TimingDesigner,允许创建交互式时序图来获取接口规范,分析组件接口时序的特点,在项目工程师团队中沟通设计要求。
[嵌入式]
基于DSP Builder的子带分解自适应滤波器的FPGA实现
自适应滤波器已经广泛应用于信道均衡、回声取消、系统识别、频谱估计等各个方面。基于子带分解的自适应滤波在提高收敛性能的同时又节省了一定的计算量。基于子带分解的自适应滤波是先将输入信号与参考信号经过分解滤波器组进行子带分解、抽取、子带自适应滤波、内插、通过合成滤波器组得到输出信号。基于子带分解的自适应滤波器的优点: (1)由于对信号的抽取,使完成自适应滤波所需的计算量得以减少; (2)在子带进行自适应滤波使收敛性能有所提高。 l 基于子带分解的自适应滤波结构 基于子带分解的自适应滤波,其时域结构如图1所示。将输入信号x(n)和参考信号d(n)分别进行子带分解,抽取,在子带上进行自适应滤波,再将子带上的估计信号
[嵌入式]
看好光网络前景 FPGA厂商加紧收购
FPGA供应商赛灵思(Xilinx)日前表示,公司已收购了一家贝尔法斯特(北爱尔兰)通信初创公司Omiino,此前,AppliedMicro及Altera此前分别收购了光传送网IP供应商Tpack A/S及Avalon。 Omiino成立于2007年,由前Amphion半导体、伟创力及北电员工创建,2008年公司获得210万美元种子基金,利用FPGA来开发通信网络设备。 Omiino利用来自于Altera或Xilinx的FPGA进行二次开发,销售给部分特定的电信领域。Omiino为10G、20G、40G及以太网光网络产品提供成帧器/映射器,Omiino员工共有16人、 “我们一直非常努力地开发这一令人兴奋的技
[嵌入式]
光电靶的基本原理
1 基于FPGA的嵌入式系统开发流程 设计一个嵌入式系统,主要包括硬件平台搭建和应用软件编写。基于FPGA技术,硬件平台搭建和软件编写都可在相应的软件平台上完成。EDK(Embedded Development Kit)是Xilinx公司开发嵌入式系统的套件工具。EDK套件工具主要包括硬件平台产生器、软件平台产生器、仿真模型生成器和软件编译调试等工具,利用其集成开发环境XPS(platform studio)可以方便地完成嵌入式系统的开发设计 ,设计流程如图1所示。 2 硬件平台搭建过程 分析系统需求中,铁轨检测主要是进行图像的分析处理,包括三个主要部分:图像输入、图像处理和结果显示。本项目使用依元素公司生产的Xilin
[嵌入式]
内嵌ARM核的EPXA10在图像驱动和处理方面的应用用
随着亚微米技术的发展,FPGA芯片密度不断增加,并以强大的并行计算能力和方便灵活的动态可重构性,被广泛地应用于各个领域。但是在复杂复法的实现上,FPGA却远没有32位RISC处理器灵活方便,所以在设计具有复杂算法和控制逻辑的系统时,往往需要RISC和FPGA结合使用。这样,电路设计的难度也就相应大大增加。随着第四代EDA开发工具的使用,特别是在IP核产业的迅猛发展下产生的SOPC技术的发展,使嵌入式RISC的通用及标准的FPGA器件呼之欲出。单片集成的RISC处理器和FPGA大大减小了硬件电路复杂性和体积,同时也降低了功耗、提高了系统可靠性。Altera公司的EPXA10芯片就是应用SOPC技术,集高密度逻辑(FPGA)、存储器(
[单片机]
EL7564C的双电压FPGA电源解决方案
概述
Xilinx公司的FPGA(现场可编程门阵列)芯片正向高密度化发展,FPGA的内核在提供低成本和高性能的同时还林求低功耗。当今选进的亚微米IC工艺正趋于采用低电压供电,同时这将导致对大电流的不断需求。工程线路板的设计必需满足这类电源供电的需要。
现在FPGA的内核和I/O的电源需要双电源供电。通常来说,I/O部分的供电电压是由设备中其它元器件所决定的,而FPGA的内核则依赖于产品本身的设计,其内核的供电电源分别为2.5V,1.8V或1.5V。电源的跟踪(Tracking)/顺序(Sequencing)的功能可以用来满足这一系列的电压要求。
[应用]