基于VHDL的4PSK的设计与实现

发布者:幸福满溢最新更新时间:2010-02-26 来源: 山西师范大学关键字:VHDL  4PSK  调制解调 手机看文章 扫描二维码
随时随地手机看文章

  1 引言

  实际通信中的许多信道都不能直接传送基带信号,必须使用基带信号控制载波波形的某些参量,使得这些参量随基带信号的变化而变化,即正弦载波调制。数字通信系统有二进制数字调制和多进制调制两种方式。而后者比前者具有以下特点:相同码元传输率下,多进制系统信息传输率高;相同信息速率下,多进制信号码元的持续时间长,因此码元能量增加,抑制信号特性引起的码间干扰。

  这里是利用层次化、模块化和参数化的设计方法,通过MAX+PUSSⅡ软件平台,设计多进制数字相位调制MPSK(M—ary Phase—Shift Keying)中的四相制4PSK(4一ary Phase—Shift Keying)的调制系统和解调系统。

  2 4PSK调制解调原理

  多进制数字相位调制又称多相调制,它是利用载波的多种不同相位来表征数字信号的调制方式。多进制数字相位调制有绝对相位调制和相对相位调制两种。本设计是4进制绝对相位调制4PSK。4PSK的基带信号只有“0”、“1”、“2”、“3”四个电平值,在π/4体系的调制方式下,其调制信号所对应的相位分别为45°、135°、225°、315°。其典型波形如图1所示。4PSK的产生方法有直接调相法和相位选择法。对于可编程逻辑器件,利用直接调相法产生调制信号时,相对运算量较大,因此选用相位选择法。图2为4PSK相位选择调制原理图。

典型波形

4PSK相位选择调制原理图

  利用基带信号控制4个不同开关,选通不同的载波通路。当基带信号是“0”时,选通通路0,且关闭其他3个通路,使得调制信号对应的载波的相位为45°。同理基带信号分别是“1”、“2”、“3”时,调制信号对应的载波相位分别为135°、225°、315°。

  对于4PSK的解调,采用相位判别法,在调制信号中检测出相位变化的位置,随后根据起始相位对应于调制信号中心位置的距离辨别出相位数值,再利用载波和基带信号之间的对应关系,解调出基带信号。[page]

  3 功能模块设计

  3.1 载波信号的产生

  若利用级数计算方法产生正弦载波,则计算量较大。因此这里采用查表法产生正弦载波,即将一个周期的正弦波通过100点采样得到时域离散信号,并存储采样数据,若产生一个周期的正弦波,可依次读取存储的数据。若每一个不同相位的载波信号都利用查表法产生。则需存储400个数据,因此需占用大量硬件资源。起始相位为0°的载波对应100个采样信号,而经过计算可知。起始相位为45°的载波是在起始相位为0°的载波采样信号基础上延迟13个采样点。同理可得:起始相位为135°、225°、315°的载波是在起始相位为0°的载波采样信号基础上分别延迟38、63、88个采样点。图3为调制信号产生的程序流程。

调制信号产生的程序流程

  利用100进制的计算器循环计数,当每完成计数100后,就产生一个周期的载波。对应基带信号为“0”时,在计数结果的基础加13作为载波采样信号的存储地址,产生的存储地址等于高于100时,将产生的存储地址减去100,所以基带信号为“0”时,相对应的存储地址是从13~99,随后再从0~12,这样就完成一个100个采样数值的输出,相应产生一个初始相位为45°的载波周期信号。同理可产生其他基带信号相对应的载波产生,其唯一差别就是在计数结果的基础上另加的数值不同。

  3.2 解调

  因为4PSK调制信号中所对应的不同基带信号的相位也不同,所以需判断调制信号的起始相位。因为可编程逻辑器件不能实现负电平,所以该设计是以8位数字信号的中值127作为基准电平。判别调制信号的初始相位时,存储连续的载波数据,根据数据流之间的关系判断出相位变化以及相位变化时所对应的载波幅度。相位变化出现的位置有2种:第1种是载波幅度值出现极值,但是前后载波数据流代表幅度值变化很小,相对于8位数据而言小于10个量化单位,但是变化的位置不是在幅度的最大值和最小值,在基带信号从“O”到“1”和从“2”到“3”的两种情况下都会出现相位变化;第2种是载波的幅度值跳变很大,相对于8位数据而言大于20个量化单位,在基带信号从“1”到“3”和从“2”到“0”的两种情况下都会出现相位变化。当判别出相位变化的位置时,存储相位变化时所对应的载波数据,该数据就是初始相位的载波数据幅度值,但此时还不能判断出具体的初始相位,因为如45°和135°的载波幅度值是相等的,当得到载波幅度值后,再根据数据的变化趋势,如果幅度具有增加趋势,则是45°,如果幅度具有减小趋势,则是135°。其解调过程的程序流程如图4所示。

解调过程的程序流程[page]

  4 整体模块设计

  在4PSK调制和解调的整体设计中,主要包含M序列产生器(M_SEOUENCE)、调制模块(MODULATION)和解调模块(DEMODUIATION)3个模块,如图5所示。其中,M序列产生器产生2位的随机序列作为基带信号,便于仿真和调试时波形分析;调制模块输入信号为基带信号和载波信号,根据基带信号的变化改变载波信号的频率,产生4PSK的调制信号;解调模块根据输入的4PSK信号的半个周期所含脉冲数判断其对应的基带信号,最终解调出4PSK对应的基带信号。图6为整体模块的仿真图。

整体模块结构图

整体模块的仿真图

  5 结束语

  整体模块设计方案采用模块化和层次化的设计方法,结构清晰,调试方便;而载波产生模块设计采用查表法,减少计算量;调制信号产生模块设计则是利用采样间隔变化而不是直接存储不同频率的正弦波数据,节约存储空间。本文提出的4PSK信号的调制和解调的设计方案通过软件平台仿真,说明结果是正确的。

关键字:VHDL  4PSK  调制解调 引用地址:基于VHDL的4PSK的设计与实现

上一篇:赛灵思28nm低功耗FPGA将一箭双雕
下一篇:恩智浦的高速转换器与Xilinx FPGA实现互通

推荐阅读最新更新时间:2024-05-02 21:00

基于VHDL语言的智能拨号报警器的设计
    摘要: 介绍了以EDA技术作为开发手段的智能拨号报警系统的实现。本系统基于VHDL语言,采用FPGA作为控制核心,实现了远程防盗报警。该报警器具有体积小、可靠性高、灵活性强等特点。     关键词: VHDL语言 FPGA ASIC DTMF 目前,智能拨号报警器大多采用单片机作为控制核心,这种传统设计方法的特点是硬件和软件截然不同,设计中不可相互替代;而且硬件连线复杂,可靠笥较差。 硬件描述语言(VHDL)和可编程ASIC器件的广泛应用第一次打破了硬件和软件的屏障。基于VHDL语言、以EDA技术作为开发手段、采用现场可编程门阵列FPGA(Field Porogrammable Gate A
[应用]
步进电机定位控制系统VHDL程序与仿真
步进电机定位控制系统VHDL程序与仿真 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity step_motor is port (reset:in STD_LOGIC; --系统复位信号 dir: in STD_LOGIC; --方向控制信号 clk: in STD_LOGIC; --系统时钟信号 ini: in STD_LOGIC; --初始化使能信号 manner: in STD_LOGIC_VECTOR (1 dow
[嵌入式]
基于VHDL状态机设计的智能交通控制灯
1 设计方案 十字路口设计两组交通灯分别控制东西和南北两个方向的交通。如图1所示,当东西方向的红灯亮时,南北方向对应绿灯亮,过渡阶段黄灯亮,即东西方向红灯亮的时间等于南北方向绿灯和黄灯亮的时间之和。交通灯维持变亮的时间取决于键盘输入的控制键值。同理,当南北方向的红灯变亮时,东西方向的交通灯也遵循此逻辑。总体上由状态机实现控制,本设计中使用两个状态机分别控制东西和南北两个方向的交通。每个状态机中都设有4个状态,分别对应红灯亮、绿灯亮、黄灯亮和出现紧急状况时两个方向上的红灯同时变亮,停止倒计时的同时数码管上出现闪烁。路口的繁忙程度是不一样的,白天时的交通比较繁忙,因此,红绿灯要变化快一些以便提高通过效率,减少拥堵时间;相反,夜晚交通
[应用]
基于EPM7128SLC84的AD574A采样控制器实现
1硬件结构 1.1EPM7128SLC84的主要特征   EPM7128SLC84是Altera公司生产的CPLD芯片,该芯片密度为6000门,有60个专用I/O口,PLC C84封装,正常工作温度范围0~70℃。该CPLD芯片内部结构如图1所示。 1.2AD574A主要特征和引脚说明   AD574A是单片高速12位逐次比较型A/D转换器,内置双极性电路构成的混合集成转换芯片;具有外接元件少,功耗低,精度高等特点,并且具有自动校零和自动极性转换功能。其主要功能特性如下:   分辨率:12位;转换速率:20μs;电源电压:±15V和5V;非线性误差:小于±1/2LSB或± 1LSB:数据输出格式:12位/8位;模拟电压输
[嵌入式]
基于FPGA 与VHDL 的微型打印机的驱动设计
摘 要:为了取代传统利用单片机驱动微型打印机,使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 设计驱动打印机的硬件控制电路,并正确控制微型打印机的工作时序。软件使用硬件描述语言VH DL 实现对微型打印机的时序控制,并通过Quar tus 软件平台下载到FPGA 调试通过,证明该方法行之有效,完全可以取代传统利用单片机来驱动微型打印机,且抗干扰性好,可靠性高,具有较强的可移植性。   0 引 言   FPGA 即现场可编程逻辑阵列。是在CPLD 的基础上发展起来的新型高性能可编程逻辑器件。FPGA的集成度很高,其器件密度从数万门到数千万门不等,可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度
[嵌入式]
基于FPGA 与<font color='red'>VHDL</font> 的微型打印机的驱动设计
MediaTe 5G调制解调器M80问市,支持毫米波+Sub-6GHz
MediaTek 推出全新的5G调制解调器M80,支持毫米波(mmWave)和Sub-6GHz 5G频段。在独立组网(SA)和非独立组网(NSA)下,M80 5G调制解调器支持超高的5G传输速率,最高下行速率可达7.67Gbps,上行速率峰值为3.76Gbps。M80 5G调制解调器还支持双5G SIM卡、双5G NSA和SA网络、以及双VoNR等行业领先技术,为用户带来更可靠的高速5G连接。 MediaTek副总经理暨无线通信事业部总经理徐敬全博士表示:“随着全球5G加速部署,毫米波技术愈发重要。M80 5G调制解调器完整支持毫米波和Sub-6GHz 5G频段,为设备制造商提供更高的灵活性。M80 5G调制解调器不仅支
[嵌入式]
MediaTe 5G<font color='red'>调制解调</font>器M80问市,支持毫米波+Sub-6GHz
硬件描述语言HDL的现状与发展
摘要:从数字系统设计的性质出发,结合目前迅速发展的芯片系统,比较、研究各种硬件描述语言;详细阐述各种语言的发展历史、体系结构和设计方法;探讨未来硬件描述语言的发展趋势,同时针对国内EDA基础薄弱的现状,在硬件描述语言方面作了一些有益的思考。 关键词:ASIC 硬件描述语言HDL Verilog HDL VHDL SystemC Superlog 芯片系统SoC 引 言   硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言,数字电路系统的设计可以从上层到下层(从抽象到具体)逐层描述自己的设计思想,用一系列分层次的模块来表示极其复杂的数字系统。然后,利用电子设计自动化(EDA)工具,逐层进行仿真验证,
[半导体设计/制造]
数字电压表的VHDL设计与实现
在硬件电子电路设计领域中,电子设计自动化(EDA)工具已成为主要的设计手段,而 VHDL 语言则是EDA的关键技术之一,它采用自顶向下的设计方法,即从系统总体要求出发,自上至下地将设计任务分解为不同的功能模块,最后将各功能模块连接形成顶层模块,完成系统硬件的整体设计。本文用 FPGA 芯片和VHDL语言设计了一个数字 电压表 ,举例说明了利用VHDL语言实现数字系统的过程。   整个数字电压表的硬件结构如图1所示。   工作时,系统按一定的速率采集输入的 模拟 电压,经 ADC 0804 转换为8位数字量,此8位数字量经FPGA处理得到模拟电压的数字码,再输入数码管获得被测电压的数字显示。   此电压表的测量范围:0~5V
[嵌入式]
数字电压表的<font color='red'>VHDL</font>设计与实现
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved