基于CPLD的开放式四轴运动控制器的设计

发布者:SparkCrafter最新更新时间:2010-04-02 来源: 工控世界网关键字:CPLD  四轴运动控制器  开放式 手机看文章 扫描二维码
随时随地手机看文章

  作为运动控制的核心部件,运动控制器普遍采用16位或32位微控制器,其灵活的系统集成方式和高速的指令执行速度提高了运动控制性能、改善了控制系统的精度、增强了系统构成的灵活性。如DeltaTau公司的PMAC系列、MEI公司的XMP系列的产品,均采用了高速数据信号处理器(DSP)和现场可编程门阵列(FPGA)技术,一般可以控制1~8个轴。这些基于PC机总线的运行控制器,虽然因采用高性能微处理器在信息处理速度方面有较大的提高,并在实际应用中提供了灵活的接口,但在使用以及系统集成的时候,仍然有很多不便,如价格比较高、应用非常复杂等。并且在结构上是封闭的,只能针对某一类型的应用,控制策略单一,很难同时满足控制系统在多种应用场合中的要求,实际定制应用。

  过去,受计算机处理能力的限制,高性能的运动控制技术需要在板处理器如单片机或DSP上实现,一般PC机中的微处理器很难同时完成如轨迹插补运算和伺服控制运算等任务。目前PC机微处理器已经采用了更先进的工艺技术,信息处理能力明显提高,可以满足高速实时运动控制的要求,硬件支持能力大在增强,并且PC机良好的软件开发环境使构造开放式运动控制平台成为功可能。本文提出了一种不采用在板处理器而以PC机微处理器为控制核心的开放式四轴运动控制器,该运动控制器采用ALTERA公司的复杂可编程门阵列(CPLD)EPF6016实现硬件管理功能,硬件的功能可以通过软件配置,而应用层的功能如运动轨迹规则和伺服控制等均由PC机完成。

  1、系统硬件结构

  开放式四轴运动控制器的硬件结构如图1所示。其中,虚线框内的部分由ALTERA公司的复杂可编程门阵列EPF6016实现。FLEX6000系列器件EPF6016是ALTERA公司为大容量设计提供的一种低成本可编程交织式门阵列,共有16000个可用门,1320个逻辑单元,117个I/O引脚,每个I/O引脚都有独立的三态输出使能控制。该器件采用OPEFLEX结构,能在最小的芯片尺寸上保持高性能和高布线率。器件的基本组成是逻辑单元(LE)。每个逻辑单元由一个4输入查找表、一个寄存器以及作为进位链和级连链功能的专用通道。每十个逻辑单元组成一个逻辑阵列块(LAB)。器件采用SRAM构造,可以通过外部EEPROM或控制器实现在线配置,能使设计者在设计初期以及设计测试过程中对设计作灵活的修改,同时也能够通过在线重新配置来改变其内部功能。运动控制器的硬件功能编程由ALTERA公司提供的MAX+PLUSII开发系统支持,设计采用了原理图输入方式,设计和调试比较直观、简便。

[page]

  该运动控制器的硬件结构分为以下几部分:

  (1)主机接口电路:运动控制器采用了ISA-AT总线接口,同时设计了PC-104接口。数据总线宽度为16位,接口功能在EPF6016内部实现,其中包括总线地址译码、数据和命令锁存、中断及复位等功能。

  (2)光电编码器接口电路:运动控制器接收四路光电编码器差分输入信号作为位置反馈,最高输入频率为1MHz,输入的A、B相信号经过差动接收后,在EPF6016内部经过数字滤处理后进行倍频和辨向,产生的方向信号和脉冲信号进入16位加减计数器。系统软件可以计数而获得实际的位置变化。

  (3)模拟量输出电路:高性能的运动控制器应采用高分辨率的D/A转换器。为了保证模拟量控制信号的精度,并考虑到模拟量信号在线上传输引起的漂移和电压降落,运动控制器和伺服驱动器之间的模拟控制接口信号至少应有12位以上的精度。本文中的运动控制器采用了低成本、小封装体积的双16位串行输入D/A转换器AD1866,构成双极性电压输出方式。在EPF6016内部设计了控制4路并发式并行/串行数据转换以及4路D/A地址选择电路,运动控制器的模拟量电压输出范围为±10V。

  (4)数字量输入输出电路:运动控制的所有I/O信号均采用光电隔离处理,考虑到I/O并关信号可能产生的信号抖动现象,对每一路I/O信号都进行了相应的数字滤波处理以消除噪声信号。控制器设计了40路I/O信号,其中包括16路专用输入信号、2中特殊开关输入信号(用于坐标测量或定位的接触式测头信号和急停开关信号),另外还设计了16路可编程通用I/O信号(8路输入/8路输出)。实际上,所有的I/O信号除个别信号具有独特的功能外,都是开放的,可以根据I/O信号除个别信号具有独特功能外,都是开放的,可以根据应用的特点设计具体的功能。

  (5)模拟量输入电路:对于一些控制场合,需要检测或控制外部状态量的变化,运动控制器也设计了相应的单端或差动式模拟量反馈输入通道。系统采用MAXIM公司的8通道、12位转换精度、150kHz采样频率的A/D转换器MAX197。各模拟量通道可以独立编程选择输入范围:±10V、±5V、0~10V、0~5V,A/D转换器的转换基准采用内部基准。

  (6)可编程定时器:由于在开放式运动控制系统中,插被运算和伺服控制都由PC机完成,这两个控制任务通常不在一个任务循环中处理。一般而言,插补运算的周期要比伺服控制的周期长,因此两个任务需要占用不同的系统资源。由于插补运算通常占用PC机的定时中断资源,而伺服控制也是一个需要精确定时的任务,因此在EPF6016内部设计了可编程16位定时器。该定时器可采用不同的时钟源,定时范围为0~300ms,最小分辨率为70ns,定时器产生的溢出动作可以向PC机申请中断。

  (7)同步工作电路:在运动控制系统中,各控制轴同步运行是一个很重要的要求,因此在EPF6016内部设计了同步控制电路的和专门的控制字,支持多块运动控制器控制输出同步刷新、反馈计数值同步读取等操作。

  (8)硬件看门狗电路:在运动控制器中采用了DALLAS公司的看门狗复位及电压监控芯片DS1232,以监测系统的软硬件运行情况。当系统软件运行死机的时候,看门狗电路产生信号复位系统,保证整个系统的可靠性。看门狗定时时间可以编程设置为300ms、600ms、1.2s。

  从硬件结构的组成特点可以看出,系统的组成核心是其有可重新配置特点的CPLD EPF6016,它实现了几乎所有外围电路管理功能,而其它的电路都属于标准的辅助电路。因此系统在结构上具有典型的开放性,这对实现软件的开放是一个很好的支持。

[page]

  2、运动控制器软件设计

  运动控制器的软件采用Borland C++语言编写,可以按照库函数的方式调用。根据实时运动控制的特点硬件资源的结构,函数库分为两类:

  (1)控制运动控制器硬件操作的函数库。包括针对运动控制器硬件基本操作的函数,通过调用这些函数可以充分利用硬件资源,实现定制的应用。运动控制器上的各个硬件功能的存取操作是通过一组读写控制命令实现的,每一个控制命令占用一个PC机I/O空间地址,对每一个地址分别进行读或写操作将产生不同的功能。硬件操作函数库按照C++语言类的方式构造,每个命令都是以运动控制器硬件操作类的公有成员函数形式存在。这些命令主要实现以下功能:

  ①控制光电编码器脉冲计数器,读取或清除计数值;

  ②设置运动控制器的工作方式以及配置系统的各个硬件资源;

  ③开关量输入输出操作,实现包括通用I/O和专用I/O的查询和设置、控制器硬件资源工作状态查询等功能;

  ④模拟量控制命令,用于控制D/A转换器和A/D转换器实现模拟量输出和模拟信号采集等。

  (2)定制应用算法函数库。根据实际应用的要求,以控制运动控制器硬件操作的函数库为基础,可以有针对性地设计应用算法函数。本文以运动控制为例设计了针对运动控制的算法函数库,实现运动规划、伺服控制等功能。其它控制算法和功能也可以在此基础上进一步扩展。运动控制算法函数库的各命令也采用C++语言类的方式进行封装,控制算法类是运动控制器硬件操作类的继承,调用和修改都十分方便,因而在结构上具有很好的开放性。

  在伺服运动控制算法上,控制器将当前规划的运动位置、进给速度送入伺服控制器与反馈的实际位置进行比较,得到位置跟踪误差,经过位置控制器后,送到D/A转换器,输出伺服驱动器的控制信号。位置控制算法可根据实际的要求采用多种控制策略。

关键字:CPLD  四轴运动控制器  开放式 引用地址:基于CPLD的开放式四轴运动控制器的设计

上一篇:FPGA在弹上信息处理机中的应用
下一篇:FPGA和ARM的Profibus-DP主站通信平台设计

推荐阅读最新更新时间:2024-05-02 21:02

基于ARM的嵌入式系统CF卡与CPLD连接技术详解
1 引言 随着应用需求的不断提高,许多嵌入式系统在应用时都要求带有扩展的大容量存储器来存储数据。CF 卡(Compact Flsah Card)由于价格便宜、存储容量大、体积小、兼容性好等优点被广泛应用于嵌入式产品。然而现有的CF 卡接口电路存在接口复杂,稳定性不高等缺点,不能满足客户的需求。通过深入研究ARM 处理器AT91RM9200 的外部总线接口(EBI)、CF 卡和CPLD 的工作原理,提出利用CPLD来改进CF 卡接口电路以解决现有接口电路中存在的缺点。 2 器件简介 2.1 外部总线接口 系统采用了以ARM920T 为内核的AT91RM9200作为微处理器,它是完全围绕ARM920T Thumb 处理器构建的系统
[单片机]
基于ARM的嵌入式系统CF卡与<font color='red'>CPLD</font>连接技术详解
IBM以开放式OpenPOWER策略分食英特尔服务器市场大饼
IBM出售x86产品线后,将经营重心转向OpenPOWER技术,并打算借此掀起与服务器巨擘英特尔(Intel)间的市场争夺战。 据资讯分析网站Data Center Knowledge报导,IBM将x86服务器业务出售给联想后,大幅加速推动开放式服务器革新策略OpenPOWER的脚步,亦宣称已建立性价比更高的服务器系统,并借OpenPOWER基金会加倍投资力道。 开放式策略可说是对抗专利式的商业革命。不过,IBM的手法又与公开程式码有所不同;IBM通过OpenPOWER基金会,以IP授权的方式贩售POWER服务器技术。也就是企业可自行对该技术进行创新,但还是必须付费给IBM以取得授权。 IBM的经营策略并非投资
[网络通信]
基于CPLD的MIDI音乐播放器的设计
  大规模可编程逻辑器件CPLD和FPGA是当今应用最广泛的两类可编程逻辑器件,电子设计工程师利用它可以在办公室或实验室设计出所自己所需要的专用芯片和专用产品,从而大大缩短了产品上市时间,降低了开发成本。此外,可编程逻辑器件还具有静态可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一样通过编程来修改,这样就极大的提高了电子系统设计的灵活性和通用性。    1 工作原理   MIDI音乐是Windows下的一种合成音乐,由于它通过记谱的方式来记录一段音乐,因此与wave 音乐相比,它可以极大的减少存储容量。MIDI音乐的基本原理:组成乐曲的每一个音符的频率值(音调)及其持续的时间(音长)是乐曲能连续演奏的两个基本数据,因
[电源管理]
基于<font color='red'>CPLD</font>的MIDI音乐播放器的设计
Altera发售新的MAX V CPLD系列,总功耗降低50%
    扩展其最受欢迎的CPLD产品的供应,Altera公司今天宣布推出MAX V器件系列。与竞争CPLD相比,MAX V系列总功耗降低了一半,同时保持了最初MAX系列独特的瞬时接通、单芯片和非易失特性。     新的MAX V CPLD密度范围在40到2,210个逻辑单元(LE)之间,具有低功耗和高性能特性,非常适合各类市场领域中的通用和便携式设计,包括,固网、无线、消费类、计算机/存储、汽车电子和广播等。     与市场上其他密度等价的CPLD相比, MAX V CPLD总功耗降低了近50%。其它功耗优势包括低至45 μW的静态功耗,延长了电池使用寿命。此外,与竞争CPLD相比,MAX V CPLD在单位引脚布局中提
[嵌入式]
凌华科技加入开放式无线接入网O-RAN联盟
加速网络互通性 助力企业迈向5G 运用5G开放式无线接入网专业技术 加速扩大5G RAN解决方案商业化 摘要: • 凌华科技加入开放式无线接入网联盟(O-RAN Alliance),成为该组织“贡献成员”(Contributor),以促进5G无线接入网(5G RAN)科技创新、并以开放式界面整合分散网络的软件和硬件 • 凌华科技开发的5G多接入边缘计算(MEC)服务器 ,通过NVIDIA GPU Cloud(NGC)Ready以及AWS IoT Greengrass认证;凌华科技提供的5G Small Cell 解决方案,将持续通过英特尔® IoT RFP Ready Kit(RRK) 推广,积极扩大产业生态
[网络通信]
凌华科技加入<font color='red'>开放式</font>无线接入网O-RAN联盟
CPLD控制曼彻斯特编解码器
摘要:讨论如何使用CPLD实现单片机与曼彻斯特编解码器的接口。设计时采用自顶向下的流程,具体电路可灵活地添加到各种曼彻斯特码接口系统中。 关键词:曼彻斯特编解码器 T2模式 T5模式 引 言   在油田测井中,井下仪在井下采集大量信息,并传送给地面测井系统;但井下仪到地面这段信道的传输性能并不好,常用的NRZ码不适合在这样的信道里传输,而且NRZ码含有丰富的直流分量,容易引起滚筒的磁化,因而选用了另外一种编码 ——曼彻斯特码。曼彻斯特编码是串行数据传输的一种重要的编码方式。和最常用的NRZ码相比,曼彻斯特码具有很多优点。例如,消除了NRZ码的直流成分,具有时钟恢复和更好的抗干扰性能,这使它更适合于信道传输。   但曼彻斯
[半导体设计/制造]
基于CPLD的串并转换和高速USB通信设计
可编程逻辑器件(PLD)是20世纪70年代在ASIC设计的基础上发展起来的一种划时代的新型逻辑器件。自PLD器件问世以来,制造工艺上采用TTL、CMOS、ECL及静态RAM技术,器件类型有PROM、EPROM、E2PROM、FPLA、PAL、GAL、PML及LCA等。PLD在性能和规模上的发展,主要依赖于制造工艺的不断改进,高密度PLD是VLSI集成工艺高度发展的产物。80年代末,美国ALTERA和XILINX公司采用EECMOS工艺,分别推出大规模和超大规模的复杂可编程逻辑器件(CPLD)和现场可编程逻辑门阵列器件(FPGA)。这种芯片在达到高集成度的同时,所具有的应用灵活性和多组态功能是以往的LSI/VLSI电
[嵌入式]
CPLD为核心的定时器
    摘要: 文章介绍了以EDA技术作为开发手段来实现99分钟内定时的设计构成和各电路模块的功能,并给出了各模块的设计源程序。     关键词: VHDL语言 CPLD 定时器 传统的99分钟定时器的设计硬件连线比较复杂,可靠性差。随着CPLD的出现,基于VHDL语言的定时器电路设计将变得相对简单而且性能稳定,这点充分体现了可编程逻辑器件数字电路中的优越性。 1 总体结构 在设计具有整体清零功能,并可在99分钟内任意定时的定时器时,笔者采用了MAX7128LC84-15作为主芯片和两位数码管,并采用时钟信号来提供秒信号设计了一个简单的定时器。该定时器的工作方式是以秒速度递增置预定时间,而以分速度递减至
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved