Altera发售新的MAX V CPLD系列，总功耗降低50%-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

扩展其最受欢迎的CPLD产品的供应，Altera公司今天宣布推出MAX V器件系列。与竞争CPLD相比，MAX V系列总功耗降低了一半，同时保持了最初MAX系列独特的瞬时接通、单芯片和非易失特性。

新的MAX V CPLD密度范围在40到2,210个逻辑单元(LE)之间，具有低功耗和高性能特性，非常适合各类市场领域中的通用和便携式设计，包括，固网、无线、消费类、计算机/存储、汽车电子和广播等。

与市场上其他密度等价的CPLD相比，MAX V CPLD总功耗降低了近50%。其它功耗优势包括低至45 μW的静态功耗，延长了电池使用寿命。此外，与竞争CPLD相比，MAX V CPLD在单位引脚布局中提供更多的I/O和逻辑，而价格相当，帮助设计人员达到成本目标。MAX V系列的所有型号都提供各种低成本、无卤素封装(EQFP、TQFP和MBGA)，满足了环境标准要求。

MAX V系列的关键应用包括：

· I/O扩展——进行I/O解码，以低成本有效的增强了其他标准器件的I/O功能。

· 接口桥接——以尽可能低的成本转换不兼容器件之间的总线协议和电压。

· 功耗管理——管理电路板上其他器件的上电排序，并进行监控。

· 配置和初始化——控制电路板上其他器件的配置和初始化。

· 模拟控制——通过脉冲调制器(PWM)实现模拟标准器件(灯光、声音或者运动)的数字控制，不需要数模转换器(DAC)。

关键字：Altera MAXVCPLD 引用地址：Altera发售新的MAX V CPLD系列，总功耗降低50%

上一篇：在选用FPGA进行设计时降低功耗的方法
下一篇：基于FPGA的8PSK软解调的研究与实现

推荐阅读最新更新时间：2024-05-02 21:19

新出现的SoC FPGA上的策略考虑

集成了 FPGA架构、硬核 CPU子系统以及其他硬核 IP的半导体器件 SoC FPGA已经发展到了一个“关键点”，它在今后十年中会得到广泛应用，为系统设计人员提供更多的选择。对于在 FPGA上开发的系统，这些 SoC FPGA完善了十多年以来的软核 CPU以及其他软核 IP。各种技术、商业和市场因素相结合推动了这一关键点的出现，Altera、Cypress.半导体、Intel .和 Xilinx.公司等供应商都发布或者开始发售 SoC FPGA器件。这一关键点的主要推动因素包括：过渡到并行和多核处理，以提高功效;FPGA成为前沿的新半导体工艺技术;嵌入式系统中越来越多的使用了FPGA;摩尔定律的经济现实;CPU在体系

[嵌入式]

软核处理器助Altera SOPC Builder扩展设计

2008年6月11号，为帮助系统级设计人员在FPGA软核处理器上有更多的选择，Altera公司宣布，Freescale将为SOPC Builder工具推出32位V1 ColdFire软核。为迅速方便的使用Altera® Cyclone® III FPGA建立系统级设计，设计人员现在使用SOPC Builder工具时，可以选择Freescale®、ARM®或者Altera软核处理器以及50多种其他的知识产权(IP)模块。 SOPC Builder是独特的Altera Quartus® II设计软件工具，避免了在FPGA设计中手动完成IP模块系统级任务。设计人员可以从Altera或者第三方IP内核库中选择功能，应用在FP

[嵌入式]

在选择合适的 SoC FPGA 时体系结构的重要性

在大部分嵌入式系统中，处理器和现场可编程门阵列(FPGA)完成最繁重的工作。处理器和 FPGA通常单独工作，如果两种技术能够一起出色的协同工作，将形成功能更强大的嵌入式计算平台。在这些系统中，处理器一般提供高级管理功能，而 FPGA 完成严格的实时操作，大量的数据处理，或者处理器不太容易支持的接口功能。 SoC FPGA 器件在一个器件中成功集成了处理器和 FPGA 体系结构。将两种技术合并起来具有很多优点，包括更高的集成度、更低的功耗、更小的电路板面积，以及处理器和 FPGA 之间带宽更大的通信，等等。这一同类最佳的器件发挥了处理器与 FPGA 系统融合的优势，同时还保留了独立处理器和 FPGA 的优点。与以

[嵌入式]

Altera宣布可立即提供下一代非易失MAX 10 FPGA和评估套件

MAX 10 FPGA集成了双配置闪存、模拟和嵌入式处理功能，提高了系统价值。 2014年10月8号，北京——Altera公司(NASDAQ: ALTR)今天宣布开始提供非易失MAX® 10 FPGA，这是Altera第10代系列产品中的最新型号。使用TSMC的55 nm嵌入式闪存工艺技术，MAX 10 FPGA这一革命性的非易失FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件封装中包含了双配置闪存、模拟和嵌入式处理功能。MAX 10 FPGA现在已经开始发售，由多种设计解决方案提供支持，这些方案加速了系统开发，包括Quartus® II软件、评估套件、设计实例，以及通过Altera设计服务网络(DSN)提供的

[嵌入式]

Altera CTO Misha：FPGA市场到达了关键节点

近日，Altera资深副总裁，首席技术官Misha Burich访华。虽然这不是Misha第一次来中国，但却是他第一次面对国内媒体。Misha做了《硅片融合时代的FPGA》的主题发言，以下是其第一部分发言：FPGA市场到达了关键节点。以下文字整理来自Misha发言：在20世纪九十年代，FPGA最大的市场是在替代胶合逻辑方面，容量基本是5万逻辑单元，Altera最大规模的芯片也只有8万逻辑单元，在FPGA初期发展的十年中，替代胶合逻辑为其搭建了广阔的市场。到了2000年，FPGA已经可以做到50万逻辑单元，FPGA里面也增加了越来越多的模块、IP或功能，这时的FPGA已经开始有了替代ASIC、DSP或ASSP的实力，当然

[嵌入式]

<font color='red'>Altera</font> CTO Misha：FPGA市场到达了关键节点

基于Altera ASI IP核的ASI发送卡实现

1．ASI 接口的应用意义随着数字电视技术的迅速发展，在电视节目的制作设计方面己经有很大一部分实现了数字处理。在节目的传输方面，我们从卫星上己可以接收到多套数字压缩编码的节目。这种传输方式，不但保证了节目的高清晰质量，也大大降低了电视节目传输、发送、接收的成本。而大量的收发设备，采用的是ASI 的接口标准，设计实现基于PC 机和ASI 接口标准的电视节目传输流的收发设备，在节目的制作、保存和重播等方面有大量的应用。随着广播电视数字化的开展，有线电视的数字化进程越来越快。数字化技术提高了广播电视节目的技术质量、节目质量，提供了广播电视和综合数据业务的多媒体服务手段，拓宽了广播电视业务。数字化以后的电

[嵌入式]

基于<font color='red'>Altera</font> ASI IP核的ASI发送卡实现

Altera展示基于Intel 14 nm三栅极工艺的FPGA技术

展示基于Intel 14 nm三栅极工艺的FPGA技术,14 nm FPGA测试芯片确认了在使用业界最先进的工艺技术时，Altera获得的性能、功耗和密度优势。 2014年4月24号，北京——Altera公司 (NASDAQ: ALTR)今天展示了基于Intel 14 nm三栅极工艺的FPGA技术。基于14 nm的FPGA测试芯片采用了关键知识产权(IP)组件——收发器、混合信号IP以及数字逻辑，这些组件用在Stratix® 10 FPGA和SoC中。Altera与Intel合作开发了业界第一款基于FPGA的器件，采用了Intel世界级工艺技术以及Altera业界领先的可编程逻辑技术。 Altera公司研发资深副总裁

[嵌入式]

<font color='red'>Altera</font>展示基于Intel 14 nm三栅极工艺的FPGA技术

Altera推出 Quartus II软件10.0版

Altera公司 (NASDAQ: ALTR) 今天宣布推出可编程逻辑业界的顶级软件Quartus® II开发软件10.0版，为其CPLD、FPGA以及HardCopy® ASIC设计提供最高的性能和生产效率。Quartus II软件10.0版可以为高密度设计提供比主要竞争对手快2到3倍的编译时间，从而能够继续保持业界领先的生产效率优势。最新的软件版本可支持Altera 28-nm Stratix® V FPGA系列并拥有许多新的生产效率特性，这些特性使广大设计团队能够获得更快速的时序逼近，从而缩短产品推出市场的时间。 Quartus II软件10.0版支持Altera最近推出的Stratix V GX和Strati

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~

■安世半导体理想二极管与负载开关，保障物联网应用的稳健高效运行

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源