基于FPGA的短波发射机自动调谐系统的设计

发布者:DelightfulWish最新更新时间:2010-08-07 来源: 嵌入式公社关键字:FPGA  短波发射机  自动调谐系统 手机看文章 扫描二维码
随时随地手机看文章

  1.前言

  短波发射主要用于各广播电台之间,各核潜艇之间的相互通信。发射机主要由电控逻辑装置、过荷保护装置、频率预置和自动调谐装置等组成。为了保证发射机能工作在所需的频率值,必须对高频回路进行精密调谐;原来的调谐控制单元是由大量电位器、继电器构成,采用继电器逻辑控制方式,用继电器的接点组合成逻辑功能,硬件电路多而复杂,可靠性低。

  本设计采用现场可编程门阵列来完成电子系统集成化,以使整个系统达到高可靠性、高集成度、优品质、低成本、微功耗、小体积的目的,以便实现对电台的远程监控和管理。  

  2。系统设计

  一般短波发射机具有“手动”、“预置”、“半自动”、“自动”四种调谐方式,本论文主要讨论自动调谐方式的设计。

  2.1系统的组成及工作原理

  自动调谐是指在调谐过程中根据当前发射机的工作频率,精确地将各个调谐元件调到与该频率相对应的过程。 

  整个系统有粗调、细调两部分构成, 调谐元件均为电感线圈和真空可变电容等,改变其机械转动圈数即可改变其电气参量。通过电机带动被调元件转动,即可实现被调元件的电气参量相应改变。而被调元件的位置信息是通过与该元件机械联动的跟踪电位器的中心抽头电压体现的。在EEPROM中存储有发射机在不同工作频率下多路调谐元件所对应的最佳位置信息。调谐过程为:从EPROM中取出该频率所对应的每一个调谐元件位置信息送给FPGA;FPGA同时从A/D转换器中读回各调谐元件当前所处的位置信息,将二者位置信息进行比较,由FPGA的判断逻辑按其差值的大小和极性来控制步进电机的转速和方向,直至二者的差值为零,即达到所调频率的位置。这种自动调谐方式只是粗调,对于精确定位的,还需要进行细调,细调误差信号由鉴相器和鉴阻器给出。

  系统中除A/D (MAX127八路12位转换器)外,其他所有的功能都集于FPGA中。[page]

  2.2 控制单元

  在本设计中调节的执行机构选择的是步进电机,步进电机的角位移量与输入脉冲严格成正比关系,具有良好的开环跟随性,没有累计误差,定位精度高、动态响应、反向快,而且通过驱动器的细分,其性能可以大幅提高。

  自动调谐主控单元所采用的FPGA是FLEX10K,其拥有独特的逻辑实现结构—嵌入式阵列和逻辑阵列,每个嵌入式阵列由EABs组成,这些EABs可以非常灵活地实现ROMs、同步和异步FIFOs、双口RAM等,并可实现在线重配置。本系统采用自顶向下的设计方法,由多个具有特殊功能的逻辑宏单元构成。 

  主要模块如下:

  (1)时钟脉冲发生器宏单元:对于输入为16MHZ的标准工作频率,通过计数方式使其16、10分频等,直至产生0.5HZ的标准时钟脉冲输出。0.5HZ—1MHZ的时钟输出以备适用于不同触发器的时钟频率。

  (2)码制转换宏单元:对A/D采集的数据进行转换、送显示。

  (3)工作频率检测宏单元:设计它的目的是为了检测实际工作频率是否合乎标准。通过八个计数器一秒内累计的脉冲数来检测实际高频信号的工作频率,八个计数器可检测最高几十兆的工作频率。

  (4)预置位置宏单元:预置位置宏单元输出调谐元件的理论位置信息。此外,还有地址输出宏单元、步进电机正/反转宏单元和八路选择自锁宏单元等。

  以下是步进电机控制宏单元的设计:由位置预置值与实际位置值之差来控制电机的正反转;并可以控制电机的转速(步进电机采用细分控制),如当预置值和实际值最高八位不等时,控制电机以高档速度转动;当最高八位相等而D4—D7四位不等时,控制电机以次高档速度转动,以此类推根据不同的比较结果按不同的速度进行快速的调整。其部分VHDL描述语言实现如下:

程序[page]

程序

  3.结束语

  通过FLEX10K及高速A/D实现的自动调谐系统,可以做到自动运行、自动纪录、自动开关机、自动报警等,提高了工作效率和工作质量,并可以实现对电台的远程监控与管理,达到对电台的有效监控。

关键字:FPGA  短波发射机  自动调谐系统 引用地址:基于FPGA的短波发射机自动调谐系统的设计

上一篇:基于CPLD的图像传感器非均匀性校正研究
下一篇:AC-Link数字音频VHDL编/解码的FPGA设计

推荐阅读最新更新时间:2024-05-02 21:07

基于FPGA的语音信号LPC参数提取算法的实现
    摘要: 介绍语音信号LPC分析中部分相关系数的舒尔递推算法的FPGA实现,给出了电路设计思想及具体电路结构,并对其工作过程进行了详细分析说明,为嵌入式系统设计提供了一种有效手段。     关键词: 部分相关系数 舒尔递推算法 FPGA 并行处理技术 随着语音技术应用的发展,越来越多的语音信号数字处理系统需要按照实时方式或在线方式工作,特别在嵌入式系统设计中,对系统的硬件环境要求更高。随着语音处理算法的日益复杂,用普通处理器对语音信号进行实时处理,已显得力不从心。本文将采用新一代现场可编程门阵列FLEX10K系列的FPGA芯片实现语音信号的LPC分析,并通过舒尔(Schur)递推算法,提取语音信号算是中
[应用]
莱迪思CrossLink-NX系列FPGA以渗透进嵌入式视觉系统
低功耗可编程器件的领先供应商 莱迪思半导体公司 (NASDAQ:LSCC)今日宣布,CrossLink™-NX-17 FPGA现已上市!CrossLink-NX FPGA具有低功耗、小尺寸、可靠、高性能的特征,可助力计算、工业、汽车和消费电子领域的开发人员构建创新嵌入式视觉和AI解决方案。拥有17 K逻辑单元的CrossLink-NX-17是CrossLink-NX系列的第二款器件。拥有39K逻辑单元的CrossLink-NX-40自2019年起就已实现量产。 根据BCC Research 《日常生活中的计算机视觉和机器视觉》 的报告,2019年全球计算机和机器视觉市场规模为149亿美元,到2024年将增长到260亿美元。
[嵌入式]
基于ARM和FPGA实时图像采集传输系统的设计
图像处理技术的快速发展,使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算 机,有的基于CCD摄像机、解码器、FPGA和DSP,而有的基于CMOS图像传感器芯片、FPGA和DSP,它们在实时性,灵活性,可维护性方面各有优 缺点。而在农业生产中,以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要.充分利用ARM的灵活 性和FPGA的并行性特点,设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构,该微处理器拥
[单片机]
基于ARM和<font color='red'>FPGA</font>实时图像采集传输<font color='red'>系统</font>的设计
基于DSP和FPGA的ARINC429机载总线接口板的硬件设计
摘要:介绍了民用飞机机载数据总线ARINC429的硬件接口板,该接口板采用DSP和FPGA实现四种ARINC429信号收发通道,使整个系统的处理速度大大提高。 关键词:ARINC429总线 DSP FPGA 机载数据总线ARINC429在当代的运输机和相当数量的民航客机(如A310、A300、A600、B757、B767)中有着广泛的应用。目前国内对ARINC429总线接口板的设计一般都是基于HARRIS公司的HS3282芯片完成的,它的缺点是路数有限、非常不灵活。因此对ARINC429总线接口板的研制,实现多通道ARINC429总线数据的接收和发送,成为目前对飞机载总线接口研究的重点,具有非常重要的现实意义和应用前景。
[应用]
Microsemi推出下一代SmartFusion®2 SoC FPGA
致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)发布新的SmartFusion®2系统级芯片(system-on-chip,SoC)现场可编程门阵列(field programmable gate array,FPGA)系列。Microsemi下一代SmartFusion2 SoC FPGA设计用于满足关键性工业、国防、航空、通讯和医疗应用对先进安全性、高可靠性和低功耗的基本需求。SmartFusion2在单一芯片上集成了固有可靠性的快闪FPGA架构、一个166(MHz)ARM® Cortex™-M3处理器、先进的安全处
[嵌入式]
Agilent LVDS传输系统测试方案
LVDS是低压差分信号的简称,由于其优异的高速信号传输性能,目前在高速数据传输领域得到了越来越多的应用。其典型架构如下: 一般LVDS的传输系统由FPGA加上LVDS的Serdes芯片组成,LVDS的Serializer芯片把FPGA的多路并行数据通过时分复用的方法变成较少路数、较高速率的串行LVDS信号进行传输,接收端的de-Serializer芯片再把接收到的串行LVDS信号解成多路并行数据。其好处在于FPGA通过外挂的LVDS芯片可以方便可靠地以高速率把内部数据传输出去,如NS、TI等公司大量提供这种LVDS的Serdes芯片。 对于LVDS系统的测试,主要涉及以下几个方面: 1/ FPGA内部逻辑和并行接口
[测试测量]
Agilent LVDS传输<font color='red'>系统</font>测试方案
ARM+FPGA开发板的强劲图形系统体验——米尔基于NXP i.MX 8M Mini+Artix-7开发板
ARM+FPGA开发板的强劲图形系统体验——米尔基于NXP i.MX 8M Mini+Artix-7开发板 关键词:NXP、Xilinx、i.MX 8M Mini、Artix-7、ARM+FPGA、图像处理、异构处理器 本篇测评由优秀测评者“qinyunti”提供。 01 ARM+FPGA异核架构开发板简单介绍 MYD-JX8MMA7的这款ARM+FPGA异核架构开发板, 拥有2个GPU核,一个用来做3D数据处理,另一个用来做2D和 3D加速。3D GPU核支持:  OpenGL ES 1.1,2.0  Open VG 1.1  2D GPU核支持  多图层混合 基于ARM+FPG
[嵌入式]
ARM+<font color='red'>FPGA</font>开发板的强劲图形<font color='red'>系统</font>体验——米尔基于NXP i.MX 8M Mini+Artix-7开发板
基于FPGA的HDLC转E1传输控制器的实现
引言   E1是我国电信传输网一次群使用的传输标准,由于我国的E1资源十分丰富, 这样的传输路径非常容易获得,灵活利用现有丰富的E1信道来传输HDLC数据,可以节约大量传输成本。通常,一路HDLC数据仅通过一路E1信道传输,但是如果HDLC数据的速率很大,一路E1信号的带宽不足以传输,那么HDLC数据就要分接到M路E1信道中传输,接收端再把M路E1信号合路恢复出HDLC数据,M路E1信号如果传输路径不同,肯定会导致不同的延迟,本系统设计时,允许各路E1信号的最大延迟为64ms。 系统E1帧结构设计   本系统中的E1码流的帧结构可以参照CCITT G.732、G.704或G.706建议给出的PCM基群30/32路系统帧结构得到
[网络通信]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved