基于FPGA的小型星载非制冷红外成像系统

　　摘  要： 根据内编队重力场卫星红外成像工作环境的温度要求，选取了非制冷长波红外焦平面阵列探测器——UL 03 16 2，并在此基础上进行了系统的软硬件设计。硬件电路采用了模拟电路和数字电路分离设计方案，以减小电路噪声对红外图像的影响。在系统实现上，以内嵌MircoBlaze微处理器FPGA为主处理器，通过编程实现了图像数据的获取、处理和输出以及整个系统各模块的综合管理，提高了系统的集成度和稳定性。

　　关键词： 红外焦平面阵列；成像系统；FPGA；图像处理

　　采用内编队卫星方式测量大地重力场，需要在内卫星所受非保守力引起的扰动加速度小于1×10-11 m2/s的情况下测量内外卫星的相对位置[1]，利用非接触可见光测量带来的光压扰动在4×10-10 m2/s左右，已超出了非保守力的干扰要求范围。通过分析得出，利用内卫星表面和外卫星腔体内表面的红外发射率不同，采用三台固定于外卫星腔体内表面的红外相机对内卫星进行拍摄，可解算出内外卫星的相对位置。

　　由于内编队卫星的特殊性，要求该星载红外相机的体积、质量、功耗都很小。通过调研发现，现有的商业红外相机很难达到上述要求，且无法满足航天要求。而制冷型相机需要冷却装置将探测器冷却到相当低的温度，这增加了整个系统的功耗和复杂度。因此，研制一种小型星载非制冷红外相机是实现内编队卫星有效载荷需要首先解决的问题。基于上述需求，本文通过分析内编队重力场卫星的红外成像环境，选用了合适的长红外焦平面阵列探测器，对非制冷红外相机进行了系统设计，并利用FPGA实现了对焦平面阵列探测器芯片正常工作所需各种信号的控制和图像预处理算法以及整个系统的综合管理。

　　1 非制冷红外成像系统总体设计

　　本文设计的非制冷红外成像系统主要由光学镜头、非制冷红外焦平面阵列、控制电路、图像处理和输出电路组成，系统构成框图如图1所示。红外目标光线经过红外光学镜头聚焦在CCD探测器上，模拟电路部分提供CCD工作的基准电压，CCD探测器在数字电路部分提供的扫描时序驱动下以模拟电压的方式逐行输出每一像素点的灰度值。该模拟电压信号经过高精度A/D采样后生成数字图像信号送入数字电路部分。数字电路部分实时完成各种图像处理任务，并输出处理后的图像数据供PC机作后续处理或在电视机屏幕上显示。

　　考虑到电路噪声对红外图像信号的影响，本系统采用了数字电路和模拟电路分离设计思想，将数字电路和模拟电路设计在不同的电路板上，通过排针直接相连。它们之间只有数字信号的交互，这样既可以减小数模混合电路的相互干扰性，也可以降低信号在传输线上的噪声影响。模拟电路部分主要采用各类电压转换芯片实现对CCD探测器基准电压的设置。模数转换芯片实现对探测器输出模拟图像信号的转换以及处理后模拟图像信号的输出。数字电路部分以内嵌MicroBlaze 32位微处理器软核的FPGA为主处理器[2]，实现的功能主要包括CCD探测器时序生成、图像处理算法、处理后的数字图像信号输出以及整个系统的综合管理等[3]。[page]

　　2 各模块的设计与实现

　　2.1 CCD探测器电路设计与实现

　　根据内编队重力场卫星设计的红外成像环境温度(300 K)和黑体维恩位移定律，可得到红外光谱辐照度的峰值波长为9.66 μm，处于长波红外波段，因此可以选用典型波长为8 μm~14 μm的红外焦平面阵列探测器。在波长范围确定的情况下，综合考虑航天运用上高可靠性、低功耗、低噪声和小型化等方面的要求，选取了ULIS公司生产的UL 03 16 2非制冷型长红外微型测辐射热仪[4]。与之相匹配的红外镜头委托相关公司设计了视场角120°、焦距3 mm、光圈F数为1的广角镜头。UL 03 16 2微型测辐射热仪焦平面阵列包含两部分：由384×288个单元组成，采用多晶硅工艺制作的电阻型两维探测阵列；连接到探测器阵列的硅工艺读出集成电路(ROIC)。

　　根据探测器芯片资料，探测器正常工作所需的电源和各项偏置电压参数要求如表1所示。

　　由表1可知，VDDA和VDDL为供电电源，选用了转换效率高、稳定性好的LT1086-5.0和LT1086-3.3电源芯片，它可提供1.5 A的最大电流。4个精密基准电压源需要为探测器提供低噪声的偏置电压(VBUS、GFID、VSK和GSK)，比较此类芯片的特性，采用AD584配合精密可调电阻产生VBUS、GFID和VSK三种电压，采用LM4041配合精密可调电阻产生GSK电压。为了使电源噪声达到上述要求，设计了放大器去噪电路，采用低噪声精密放大器OP270，它在1 kHz下能达到5 nV的电压稳定精度，温度漂移为1 ?滋V/K。图2以VSK(5.475 V)电压为例给出了具体电路原理图，其他电压的电路原理基本类似。

　　探测器借助不同的外部时钟和偏置电压，内部时序器为完全同步的ROIC操作提供所有必要的内部信号，所有内部脉冲都是通过主时钟的整数倍频得到的。内部时序器的操作仅需要以下时钟[4]：(1)主时钟（MC）；(2)复位信号；(3)积分信号。VIDEO信号在每行积分完成的18.5个时钟周期后开始输出，与之相应的AD采样时钟可设置为积分完成后的19个周期开始，与主时钟同步。上述信号的时序关系可在FPGA内部编程实现。[page]

　　2.2 模拟采样电路设计

　　为了保证图像的高质量，需要确保高精度、低噪声的A/D转换。CCD探测器为串行输出，最高主频为6 MHz，图像采集的数据量较大。输出的Video信号在1 V~4.2 V内动态变化，它对应了-10 ℃~80 ℃的温度范围，由于系统环境温度是27 ℃，Video信号的输出范围很小，给电路的设计带来了较大的困难。为了尽可能提高输出速度和采样精度，选用了14位高速高精度集成转换芯片AD9240[5]，其电路连接图如图3(a)所示。

　　本系统设计中考虑到图像目标比较均匀单一，采用了计算量偏小的A3×3中值滤波窗口。

　　上述图像处理模块的实现都由FPGA实现，对于非均匀性校正，预先将高低温下的探测器像元响应存入外部SRAM中，直接调用FPGA中的乘法和加法模块通过上述公式计算各像元系数并存储到Flash中，在实时校正过程中由MircoBlaze将系数调入到外部SRAM中供校正模块使用[5]。对于线性灰度变化，可先求取图像的最大和最小灰度值，然后将校正后的像素值代入式(6)即可求得。对于3×3中值滤波，可将图像数据延迟得到3行并行数据[7](不延迟行数据、延迟1行数据和延迟2行数据)，利用这3行并行数据完成3×3窗口内延迟1行数据的中值滤波计算。[page]

　　2.4 图像输出模块设计与实现

　　经过预处理后的图像通过两种方式输出：(1)通过LVDS接口信号方式输出，供后续处理；(2)实时显示在电视屏幕上。

　　LVDS信号采用低压差分信号传输方式，可实现信号的高速低噪声传输[8]。电路设计较为简单，只要在数据的收发两端设计LVDS信号转换芯片即可，本系统发送端采用了信号发送转换芯片DS90CR215，接收端采用了与之相对应的信号接收转换芯片DS90CR216。

　　将红外探测器采集到的图像实时显示在电视屏幕上，需要将预处理后的数字图像信号转换为PAL制式的模拟电视信号。系统采用AD公司的DAV7123视频转换芯片，视频码流在芯片内部进行D/A转换，再进行视频编码，然后生成复合同步信号、消隐信号和模拟视频信号，这三路信号共用一路信号输出[9]。由于PAL625行制的电视信号采用13.5 MHz的抽样标准，而探测器输出5 MHz，因此在输出端采用了双口RAM对图像数据进行了缓存，再根据现有PAL制式电视标准[10]对双口RAM中的像素灰度值进行读取。

　　3 系统测试结果与分析

　　通过上述硬件电路的设计和图像预处理算法的实现，得到不同预处理阶段的图像和PC机上实现的边缘提取结果如图4所示。

　　通过图4图像可以得出，两点校正后的图像成像效果较好，伴有随机散粒噪声干扰，经过中值滤波后，基本上消除了噪声的影响。预处理后的图像边缘轮廓清晰，通过边缘提取结果分析得知，图像质量基本上能保证内外卫星相对位置解算的精度。

　　本项目设计的最终目的是要通过外卫星腔体内表面的三台红外相机对内卫星进行照相，最后通过双目或三目交汇解算出内外卫星的相对位置。本文的内容属于前期红外相机原理样机的研制，包括红外CCD探测器的选取，硬件电路的设计与软件系统的实现，但其功能只限于红外图像信号的获取和图像预处理，FPGA实现的算法没有涉及到后续的图像处理，包括图像的边缘提取、中心拟合以及三目交汇的解算。通过对预处理后的图像边缘提取结果分析可知，该原理样机的图像输出质量良好，基本达到系统要求，攻克了内编队重力场卫星有效载荷测量的关键技术，为后续试验样机和工程样机的研制奠定了坚实的基础。

　　参考文献

　　[1] 张育林，曾国强，王兆魁，等.分布式卫星系统理论及应用[M].北京：科学出版社，2008.

　　[2] Xilinx Company.Spartan-3 FPGA family complete data sheet[S].2004，8.

　　[3] Hanson.Advances in monolithic ferroe1ectric uncooled IR  FPA technology[C].SPIE，1995，3379：60-68.

　　[4] ULIS Company.UL 03 16 2 datasheet revision1[S]. 2006，12.

　　[5] Analog Devices,Inc.High speed AD 9240 datasheet，Rev.A，1998.

　　[6] 周建勇，尹玉梅，唐遵烈，等.基于FPGA的红外图像非均匀性校正技术[J].半导体光电，2007，28(2).

　　[7] SEINSTRA F J，KOELMA D.A fully sequential programming model for efficient data parallel image processing. Concurrency and Computation：Practice and Experience，2004，16(6)：611-614.

　　[8] 张健，吴晓冰.LVDS技术原理和设计简介[J].电子技术应用，2000(5).

　　[9] 邓春健，王琦，徐秀知，等.基于FPGA和ADV7123的VGA显示接口的设计和应用[J].电子器件，2006，29(4).

　　[10] PAL-D制电视广播技术规范[S].中华人民共和国国家标准，GB 3174-1995.

　　[11] 徐欣，于红旗.基于FPGA的嵌入式系统设计[M].北京：机械工业出版社，2005.