2011 年 3 月11日，中国北京——赛灵思公司（Xilinx, Inc.）宣布推出 ISE® 13设计套件。这款屡获殊荣的设计工具和 IP 套件新增了许多增强特性，可以提高片上系统（SoC）设计团队的生产力，针对 Spartan®-6、Virtex®-6 和 7 系列 FPGA 以及行业领先的容量高达 200 万个逻辑单元的 Virtex-7 2000T 器件，加速实现真正的即插即用 IP。针对减少开发时间和成本，ISE 13设计套件引入了加速验证、支持 IP-XACT 的即插即用 IP以及全新的Team Design Flow，让多名工程师利用时序可重复功能同时开展工作，从而缩短设计周期。
由于赛灵思已经推出系统门容量高达数百万的 FPGA，例如采用堆叠硅片互连技术 的Virtex-7 2000T 器件，能够将串行、并行和数字信号处理融合到一个芯片之上，并提供高达 28Gbps 的收发器速度，因此，生产力的需求在这些高度复杂的设计中极为重要。
然而，根据《国际半导体技术发展蓝图》(International Technology Roadmap for Semiconductors)，若要维持生产力曲线，行业必须将周期缩短 50%。由于超过一半的设计周期都花在了验证环节上，ISE 13设计套件采用了新的硬件协同仿真功能和AMBA®4 AXI4（高级扩展接口）总线函数仿真模型，可以直接提高设计验证团队的生产力。
加速验证流程
利用由开发板、套件和赛灵思 ISE 仿真器构成的赛灵思阵容强大的产品组合，设计团队现在可以将仿真运行时间从之前的数小时缩短到几分钟。通过实时仿真，验证工程师可以测试已实施的设计模块，同时把其它开发中的模块留在仿真器中，从而将整体验证速度提升至原来的 100 倍（相比原始本地仿真）。新的可选 AXI4 总线函数模型也可以添加到验证测试平台，进一步加快验证速度，验证客户提供的 IP 的互联逻辑，提高整体生产力。
关键字：ISE13 设计套件 7系列FPGA 赛灵思
引用地址：
ISE® 13设计套件 全面支持7系列FPGA【赛灵思】
推荐阅读最新更新时间：2024-05-02 21:18
AI时代，FPGA成为三大处理器主流芯片之一
说起FPGA（Field－Programmable Gate Array），即现场可编程门阵列， 本是硬件工程师才能玩转的半导体芯片，而今却随着工艺的进步和当今人工智能（AI）时代的发展和数据的爆炸性发展，一举跻身三大处理器主流芯片：FPGA,CPU,GPU。 )之一。由于其在硬件和软件端同时具有的天生的超性能和灵活性特征，当AI遭遇多场景而导致落地难时，越来越多的创新者将目光聚焦在了灵活应变的FPGA及基于FPGA的衍生产品上，FPGA迎来了巨大的发展机遇。 赛灵思大中华区销售副总裁唐晓蕾赛灵思技术日活动上发表演讲，希望更多的开发者受益于超高性能且灵活应变的赛灵思人工智能解决方案。 为此， 作为世界第一大FPGA厂
[嵌入式]
Xilinx新推编码器和解码器解决方案
2008年6月2日，赛灵思公司宣布推出针对LTE无线系统的性能优化可编程Turbo编码解决方案。利用Spartan® 和 Virtex®现场可编程门阵列（FPGA）嵌入的数字信号处理（DSP）能力, 新推出的Xilinx 3GPP LTE Turbo 编码器和解码器LogiCORE™ 产品提供了高达200 Mbps的吞吐能力，可满足不断演化的长期演进（LTE）标准对现代无线系统提出的语音和日益增长的数据通信要求。 Turbo码最初专为3G无线系统的商用而开发，主要面向WCDMA/HSDPA基站应用。这些Turbo码作为一种纠错方法来保证最佳的通信传输，性能几乎可以接近理论上的香农极限（噪声信道上最大信息传输速率）。赛
[新品]
教你如何进行Xilinx SerDes调试
FPGA SERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。本文将描述SERDES的一般调试方法，便于工程师准确快速定位和解决问题。 1. 硬件检测 硬件检测可以分为原理图/PCB检查和板上硬件检查。这一部分的工作相对简单，但是很多时候问题是由这些看起来很不起眼的地方导致的。 a） 原理图/PCB检查 根据SERDES应用手册要求检查原理图和PCB设计。例如对于Xilinx 7系列GTX/GTH SERDES，可以参考UG476的Board Design Guidelines检查原理图和PCB设计。 b） 板上硬件检查 使用示
[模拟电子]
ADI牵手赛灵思，共建半导体生态链
日前，在ADI举办的首届设计峰会上，ADI携手赛灵思与MathWorks，共同宣布将针对重点应用，联合推出整体解决方案，旨在为工程师工程师带来一整套模拟/数字技术解决方案。 ADI亚洲市场与营销副总裁郑永晖表示：“通过过去四十年来与客户的接触，我们知道客户现在关注的已经不再是单一科技产品的器件点，而更关注的是在这个市场中ADI能提供什么服务，能够解决什么问题。所以，在2009年11月，ADI进行了调整，重点突出面向客户和市场的部分，主要是希望能够有针对性提供给客户解决产业问题的产品。” ADI中国区新任总经理Jerry Fan也认为，目前工程师面临着诸多困扰，需要ADI等原厂协助其解决。其中包括对于设计周期及跨领域设计带来的压
[模拟电子]
赛灵思推出便携版功耗评估工具
FPGA供应商赛灵思日前推出了适合于iOS与Android的工号评估工具，喜欢路上、厕所、吃饭前玩手机的工程师有福啦。 具体产品链接如下： 赛灵思功耗评估工具（便携版）-for iphone、ipad http://itunes.apple.com/us/app/xilinx-pocket-power-estimator/id466189295?mt=8 赛灵思功耗评估工具（便携版）-for android https://market.android.com/details?id=com.xilinx.xilinxppe
[嵌入式]
Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺
赛灵思、Arm、Cadence和台积公司今日宣布一项合作，将共同构建首款基于台积7纳米FinFET工艺的支持芯片间缓存一致性（CCIX）的加速器测试芯片，并计划在2018年交付。这一测试芯片旨在从硅芯片层面证明CCIX能够支持多核高性能Arm CPU和FPGA加速器实现一致性互联。 关于CCIX 出于功耗及空间方面的考虑，在数据中心内对应用进行加速的需求日益增长，诸如大数据分析、搜索、机器学习、4G/5G无线、内存内数据处理、视频分析及网络处理等应用，都已受益于可在多个系统部件中无缝移动数据的加速器引擎。CCIX将支持部件在无需复杂编程环境的情况下，获取并处理位于任何地方的数据。 CCIX将利用现有的服务器互连基础架构，
[半导体设计/制造]
Cadence携手展讯推出虚拟参考设计套件使设计周期缩短至12周
Cadence Sigrity 技术在展讯 SC9830A 四核 SoC 平台从前端到后端 PCB 设计中大放异彩 Cadence Design System, Inc. （现已正式更名为楷登电子，NASDAQ：CDNS）与展讯在今日联合宣布，双方经由精诚合作，针对展讯 SC9830A 四核芯片系统 (SoC) 平台要求，开发出了一款虚拟参考设计套件。借助此套件，双方共有客户能够缩短移动产品和应用设计周期，最长达 12 周，包括用于原理图设计、PCB 设计、具有电源感知的信号完整性（SI）和电源完整性（PI）sign off级的仿真分析。 此虚拟参考设计套件旨在为工程师使用展讯SC9830A 四核 SoC 设
[半导体设计/制造]
赛灵思推出首款667Mbps的DDR2 SDRAM接口解决方案
赛灵思(Xilinx)宣布，即日起推出基于Virtex-4 FPGA的667Mbps DDR2参考设计。据称，该参考设计提供了FPGA业界带宽最高、最可靠的内存接口解决方案。赛灵思DDR2-SDRAM接口采用了创新的Virtex-4 ChipSync技术，这是一种运行时校准电路，可以极大地提高设计余量和整体系统可靠性，同时缩短设计周期。 Virtex-4 FPGA将臆测清除出内存接口设计，使系统设计师能够为最新的667Mbps DDR2 SDRAM等内存技术构建可靠的高性能接口。赛灵思内存解决方案使用美光科技(Micron)和三星等行业领导厂商的内存器件进行了验证，包括新型667Mbps DDR2参考设计。 “赛灵思与美光科技
[新品]
嵌入式系统软硬件协同设计教程：基于Xilinx Zynq-7000 (符意德)
Verilog HDL数字集成电路设计原理与应用
京公网安备 11010802033920号