基于FPGA的Picoblaze核实现Modbus通信协议

发布者:SHow111time最新更新时间:2011-03-30 来源: 电子元器件应用关键字:FPGA  Picoblaze核  Modbus  xilinx 手机看文章 扫描二维码
随时随地手机看文章
   

    摘要:给出了一种在Xinlinx的Spartan-3E评估板上实现Modbus通信协议的方法。该方法以PC为上位机,并在评估板上嵌入Picoblaze软核作为下位机来实现Modbus通信协议的功能。文中同时介绍了使用Xilinx ISE和Picoblaze软核进行开发的方法。

0 引言

    目前,从各大FPGA厂商公布的销售数据来看,Xilinx的FPGA市场份额占到了近50%。Spartan-3E系列的器件密度范围为10万到160万系统门,其单位逻辑单元的成本是FPGA行业中最低的,能够以标准产品价格实现微处理器、微控制器和数字信号处理器的功能,并可支持18种通用I/O标准,还可通过ISE来操作PicoBlaze软核。Spartan-3E同时结合了强大的平台FPGA功能和超低价位。因而可使更多的设计人员享受可编程能力所带来的益处。

1 Picoblaze核结构

    本文采用Xilinx公司的Spartan-3E评估板及其PicoBlaze IP核来进行基于Modbus通信协议的系统设计。该系统的整体结构是以PC做为上位机,并在评估板上嵌入Picoblaze软核作为下位机,从而实现Modbus通信协议。PicoBlaze是Xilinx公司的一款8bit微控制器软核,它非常之小。可以嵌入到Cool RunnerⅡ,Virtex-E,Virtex-II(Pro)和Spartan-3E的CPLD以及FPGA中。对于整个指令集,PicoBlaze执行一条指令需要2个时钟周期。

    在对PicoBlaze进行开发时,首先需要将PicoBlaze认识并执行的程序经过Assembler转换成相应的HDL文件并存放在FPGA内部的Block Memory中(因此,PicoBlaze执行一条指令所需的时钟周期是固定的)。然后,微控制器核心KCPSM3再从Block Memory里面读取程序并按顺序执行。PicoBlaze的存储空间为1024x18bit,也就是说,它能够存放1024条位长为18的指令。而PicoBlaze支持的指令集也很精简(只有57条),其中包含程序控制类(跳转,调用,返回)、算数类(加,减,比较)、逻辑类(与,或,异或)、中断类(中断开启/关闭),移位/旋转类(左移/右移,左旋/右旋)和输入/输出类(输入,输出)。PicoBlaze核的结构框架如图1所示。

基于FPGA的Picoblaze核实现Modbus通信协议

    图2是微控制器核心KCPSM3的结构框架图。KCPSM3中一共有16个长度为8位的通用寄存器,每个寄存器都可以在汇编代码中分别命名。其中,Scratch Pad Memory的大小为64 Bytes,作用相当于一块临时存储区。KCPSM3只支持1个中断信号,但实际上可以将多个中断信号用逻辑组合的方式变成一个来使用(会降低单中断通道的性能)。

基于FPGA的Picoblaze核实现Modbus通信协议

[page]

 

   

2 Modbus协议

2.1 Modbus协议简介

    Modbus协议是应用于电子控制器上的一种通用语言。通过此协议,控制器相互之间、控制器经由网络(例如以太网)和其它设备之间可以实现通信。标准的Modbus接口使用RS-232C兼容串行接口,控制器通信使用主从技术,它仅有一个设备(主设备)能初始化传输(查询)。其他设备(从设备)则根据主设备查询提供的数据作出相应反应。

2.2 串行传输模式

    在标准Modbus上,控制器可使用ASCII或RTU通讯模式来进行通讯。在本设计采用的是RTU模式。当控制器以RTU模式在Modbus总线上进行通讯时,信息中的每8位字节可分成2个4位16进制的字符,该模式的主要优点是在相同波特率下,其传输的字符密度高于ASCII模式,但每个信息必须连续传输。其RTU模式的数据传输格式如表1所列。

基于FPGA的Picoblaze核实现Modbus通信协议

    在RTU模式中,每个字节格式的编码系统可以为8位二进制、十六进制0~9和A~F。其数据位包括1位起始位,8位数据(低位先送)、奇/偶校验时1位/无奇偶校验时0位、带校验时1位停止位/无校验时2位停止位。本系统的错误校验采用循环冗余校验(CRC)。

2.3 Modbus的信息帧

    无论是ASCII模式还是RTU模式,Modbus信息都以帧的方式传输,每帧有确定的起始点和结束点。表2所列即为RTU模式时的消息帧格式。
使用时,接收设备在信息的起点开始读地址,并确定要寻址的设备(广播时对全部设备)以及信息传输的结束时间。也可以检测部分信息,有错误也可作为一种结果设定。本文使用的是RTU消息帧。

    在RTU模式中,信息开始至少需要3.5个字符的静止时间。依据使用的波特率,很容易计算这个静止的时间(如表2中的T1-T2-T3-T4)。之后,第一个区的数据即为设备地址。各个区允许发送的字符均为16进制的0—9,A—F。

基于FPGA的Picoblaze核实现Modbus通信协议

    网络上的设备可连续监测网络上的信息,包括静止时间等。当接收到第一个地址数据时,每台设备都立即对它解码,以决定是否是自己的地址。发送完最后一个字符号后,也将有一个3.5个字符的静止时间,然后才能发送一个新的信息。

    整个信息必须连续发送。如果在发送帧信息期间出现大于1.5个字符的静止时间,则接收设备将刷新不完整的信息,并假设下一个地址数据。

    同样,若在一个信息后立即发送一个新信息(若无3.5个字符的静止时间),将会产生一个错误。这是因为合并信息的CRC校验码无效而产生的错误。

    RTU方式时,可采用CRC方法计算错误校验码,即用CRC校验传送的全部数据。它会忽略信息中单个字符数据的奇偶校验方法。

2.4 错误检测方法

    标准的Modbus串行网络采用奇偶校验和帧检测两种错误检测方法,其中奇偶校验对每个字符都可用,而帧检测(LRC或CRC)则应用于整个消息。由于本文采用RTU模式进行数据传输,故使用CRC校验方法,它可校验传送的全部数据。其具体实现方法如下:

    CRC码为2个字节/16位的二进制值。通常由发送设备计算CRC值,并把它附到信息中去;接收设备则在接收信息过程中再次计算CRC值并与CRC的实际值进行比较。若二者不一致,则产生一个错误。校验开始时,先把16位寄存器的各位都置为“1”,然后把信息中的相邻2个8位字节数据放到当前寄存器中处理。一般只有每个字符的8位数据用于CRC处理,而起始位、停止位和校验位不参与CRC计算。

    CRC校验时,每个8位数据先与该寄存器的内容进行异或运算,然后向最低有效位(LSB)方向移位,当用零填入最高有效位(MSB)后,再对LSB检查,若LSB=1,则寄存器与预置的固定值进行异或,若LSB=0,则不作异或运算。

    之后,重复上述处理过程,直至移位8次。最后一次(第8次)移位后,下一个8位字节数据再与寄存器的当前值进行异或,然后再重复上述过程。全部处理完信息中的数据字节后,最终得到的寄存器值即为CRC值。

   CRC值附加到信息时,低位在先,高位在后。CRC生成的多项式是:。

2.5 功能选择

    本文选择03读保持寄存器和06预置单个寄存器来进行重点介绍。

(1)03读保持寄存器

    查询信息时,寄存器寻址起始地址为0000,寄存器1~16所对应的地址分别为0~15。

    响应信息中的寄存器数据为二进制数据,每个寄存器分别对应2个字节,第一个字节为高位值数据,第二个字节为低位数据。表3所列是03读保持寄存器的功能举例。

2 Modbus协议

2.1 Modbus协议简介

    Modbus协议是应用于电子控制器上的一种通用语言。通过此协议,控制器相互之间、控制器经由网络(例如以太网)和其它设备之间可以实现通信。标准的Modbus接口使用RS-232C兼容串行接口,控制器通信使用主从技术,它仅有一个设备(主设备)能初始化传输(查询)。其他设备(从设备)则根据主设备查询提供的数据作出相应反应。

2.2 串行传输模式

    在标准Modbus上,控制器可使用ASCII或RTU通讯模式来进行通讯。在本设计采用的是RTU模式。当控制器以RTU模式在Modbus总线上进行通讯时,信息中的每8位字节可分成2个4位16进制的字符,该模式的主要优点是在相同波特率下,其传输的字符密度高于ASCII模式,但每个信息必须连续传输。其RTU模式的数据传输格式如表1所列。

基于FPGA的Picoblaze核实现Modbus通信协议

    在RTU模式中,每个字节格式的编码系统可以为8位二进制、十六进制0~9和A~F。其数据位包括1位起始位,8位数据(低位先送)、奇/偶校验时1位/无奇偶校验时0位、带校验时1位停止位/无校验时2位停止位。本系统的错误校验采用循环冗余校验(CRC)。

2.3 Modbus的信息帧

    无论是ASCII模式还是RTU模式,Modbus信息都以帧的方式传输,每帧有确定的起始点和结束点。表2所列即为RTU模式时的消息帧格式。
使用时,接收设备在信息的起点开始读地址,并确定要寻址的设备(广播时对全部设备)以及信息传输的结束时间。也可以检测部分信息,有错误也可作为一种结果设定。本文使用的是RTU消息帧。

    在RTU模式中,信息开始至少需要3.5个字符的静止时间。依据使用的波特率,很容易计算这个静止的时间(如表2中的T1-T2-T3-T4)。之后,第一个区的数据即为设备地址。各个区允许发送的字符均为16进制的0—9,A—F。

基于FPGA的Picoblaze核实现Modbus通信协议

    网络上的设备可连续监测网络上的信息,包括静止时间等。当接收到第一个地址数据时,每台设备都立即对它解码,以决定是否是自己的地址。发送完最后一个字符号后,也将有一个3.5个字符的静止时间,然后才能发送一个新的信息。

    整个信息必须连续发送。如果在发送帧信息期间出现大于1.5个字符的静止时间,则接收设备将刷新不完整的信息,并假设下一个地址数据。

    同样,若在一个信息后立即发送一个新信息(若无3.5个字符的静止时间),将会产生一个错误。这是因为合并信息的CRC校验码无效而产生的错误。

    RTU方式时,可采用CRC方法计算错误校验码,即用CRC校验传送的全部数据。它会忽略信息中单个字符数据的奇偶校验方法。

2.4 错误检测方法

    标准的Modbus串行网络采用奇偶校验和帧检测两种错误检测方法,其中奇偶校验对每个字符都可用,而帧检测(LRC或CRC)则应用于整个消息。由于本文采用RTU模式进行数据传输,故使用CRC校验方法,它可校验传送的全部数据。其具体实现方法如下:

    CRC码为2个字节/16位的二进制值。通常由发送设备计算CRC值,并把它附到信息中去;接收设备则在接收信息过程中再次计算CRC值并与CRC的实际值进行比较。若二者不一致,则产生一个错误。校验开始时,先把16位寄存器的各位都置为“1”,然后把信息中的相邻2个8位字节数据放到当前寄存器中处理。一般只有每个字符的8位数据用于CRC处理,而起始位、停止位和校验位不参与CRC计算。

    CRC校验时,每个8位数据先与该寄存器的内容进行异或运算,然后向最低有效位(LSB)方向移位,当用零填入最高有效位(MSB)后,再对LSB检查,若LSB=1,则寄存器与预置的固定值进行异或,若LSB=0,则不作异或运算。

    之后,重复上述处理过程,直至移位8次。最后一次(第8次)移位后,下一个8位字节数据再与寄存器的当前值进行异或,然后再重复上述过程。全部处理完信息中的数据字节后,最终得到的寄存器值即为CRC值。

    CRC值附加到信息时,低位在先,高位在后。CRC生成的多项式是:。

2.5 功能选择

    本文选择03读保持寄存器和06预置单个寄存器来进行重点介绍。

(1)03读保持寄存器

    查询信息时,寄存器寻址起始地址为0000,寄存器1~16所对应的地址分别为0~15。

    响应信息中的寄存器数据为二进制数据,每个寄存器分别对应2个字节,第一个字节为高位值数据,第二个字节为低位数据。表3所列是03读保持寄存器的功能举例。

基于FPGA的Picoblaze核实现Modbus通信协议

[page]

 

   

(2) 06预置单个寄存器

    该寄存器在查询信息时,寄存器寻址起始地址为0,寄存器1所对应的地址为0。请求的预置值位于查询数据区。寄存器内容被预置后,返回正常响应。表4所列是06预置单个寄存器的功能举例。

基于FPGA的Picoblaze核实现Modbus通信协议

3 程序设计

    首先,程序设计时要明确所实现的Modbus协议的功能,并且要确定传输模式和错误校验方法。本文主要是实现Modbus协议中的03读保持寄存器和06预置单个寄存器的功能,并选用RTU模式进行通讯,使用的是CRC错误校验方法。

    其次,要熟悉Picoblaze核的结构、编程方法及指令集,同时确定要使用的寄存器编号和I\O接口,文本的编辑器中使用汇编指令编写程序,并以.psm格式保存。

    然后,要使用Kcpsm3进行编译综合并将已经编写好的程序(.psm)转换成.vhd格式。具体操作时,首先要将程序(.psm文件)保存到Kcpsm3文件夹下面的Assembler文件夹下,然后设置一个.txt文件,以用来保存编译后的结果(如result.txt)。这样,打开result.txt文件就可以在最下面发现程序是否出错,如果出错,系统应提示相关错误;如果程序无误,则会显示success。这样,就可以在Dos环境下使用Kcpsm3编译器。图3所示是本系统的软件程序流程图。图4给出了其相关命令图。

基于FPGA的Picoblaze核实现Modbus通信协议

基于FPGA的Picoblaze核实现Modbus通信协议

    接下来,便可使用ISE下载综合,以将刚生成的.VHD文件添加到工程中。然后再生成工程文件,这样,等运行结束后,就可以下载程序了。

    最后,可以通过一个安装好的Modbus上位机程序Modbus Poll来检测数据传输的正确性,再选择要实现的功能、地址和寄存器,并写入数据,之后便可选择发送,其发送后的结果如图5所示。一切就绪后,便可将数据写到相应的地址。

基于FPGA的Picoblaze核实现Modbus通信协议

4 结束语

    本文研究了工业上常用的Modbus通讯协议的基本通信方式,并基于Xilinx Spartan-3E FPGA的Picoblaze软核实现了RTU模式的Modbus通信协议。实验证明,该方式的收、发双方通信良好,可以达到预计效果。从而证明,该设计方法具有一定的实用性。

关键字:FPGA  Picoblaze核  Modbus  xilinx 引用地址:基于FPGA的Picoblaze核实现Modbus通信协议

上一篇:免费的 I/O:改进 FPGA 时钟分配控制
下一篇:利用FPGA搭建高等级视频监控系统

推荐阅读最新更新时间:2024-05-02 21:19

Xilinx联手AWS和Spline.AI开发X射线的深度学习模型
Xilinx(赛灵思)、AWS和Spline.AI合作开发了一种用于医学X射线和疾病检测的深度学习模型,该模型可用于肺炎和COVID-19预测的临床医学环境中。 该研究小组依靠30000张精心挑选和标记的肺炎图像和500张COVID-19图像来训练深度学习模型,从而提高预测的准确性和速度。Xilinx在周二的一份声明中说,这些培训数据将提供给包括国家卫生研究院(NIH)、斯坦福大学和麻省理工学院在内的公共研究和医疗机构。 功能性深度学习模型与参考设计工具包一起推出,售价1295美元。根据描述,Xilinx Zynq UltraScale+MPSoC被添加到作为边缘设备提供的ZCU104 FPGA开发板中。Xilinx深度学
[嵌入式]
Altera发布Quartus II设计软件7.0,支持Cyclone III FPGA
      网络版软件为业界密度最大的低成本FPGA免费提供设计支持 2007年3月20号,北京 ——Altera公司(NASDAQ:ALTR)今天推出了Quartus II软件7.0,其订购版和免费的网络版均支持65nm Cyclone III FPGA全系列产品。网络版软件对Cyclone III器件的支持表明,在所有FPGA供应商免费软件包中,该软件能够支持密度最大的器件。与前一系列相比,Quartus II软件的先进技术和效能特性使设计人员能够充分挖掘Cyclone III系列的潜能,器件功耗降低了50%,比最相近的低成本FPGA竞争产品快3个速率等级。 Altera亚太区市场总监梁乐观说:“世界上的设计人员现在可以使用
[新品]
Xilinx AI 加速+阿里云 FaaS,让AI推断快速渗透市场
中国是全球最大的在线零售市场,而阿里巴巴则是中国最大的电子商务公司。作为阿里巴巴集团旗下的云计算和数据智能部门,阿里云为国际客户的在线业务及阿里巴巴集团自身的电子商务生态系统提供综合全面的成套全球云计算服务。在公有云服务提供商市场上,阿里云的市场份额位居亚太地区首位。 阿里云的业务之一是为众多第三方厂商处理海量产品图像。由于一些图像内含有未付费广告等多余文本信息,给付费广告业务造成不利影响,因此,为了确保电子商务网站提供一致的体验,需要以 AI 推断对每天数千万幅图像中嵌入的有害文本或多余文本进行检测,随之而来的是巨大的 AI 推断计算工作负载以及高昂的运营成本。 借助 M
[物联网]
<font color='red'>Xilinx</font> AI 加速+阿里云 FaaS,让AI推断快速渗透市场
基于FPGA的8B10B编解码设计
摘要:为提高8B/10B编解码的工作速度和简化逻辑方法,提出一种基于FPGA的8B/10B编解码系统设计方案。与现有的8B/10B编解码方案相比,该方案是一种利用FPGA实现8B/lOB编解码的模块方法,接收模块在收到外部发送的并行数据时,通过直接查找映射的方法转换成利于传输的串行信号。串行信号经串并行转换模块,将数据经10B/8B解码模块解码还原成原始数据。为了更好实现数据的传输,系统加入了极性偏差RD控制。结果表明,该8B/10B编解码系统设计方案传输数据稳定,满足设计要求。 关键词:串行数据传输;8B/lOB编解码;极性偏差(RD);VHDL 随着通信技术的发展,在复杂的电磁环境下正确传输数据受到人们的关注,因
[嵌入式]
基于<font color='red'>FPGA</font>的8B10B编解码设计
基于DDE协议的Modbus Plus与Ethernet数据交换
1  引言                   modbus plus(以下简称mb+)是一种针对 工业控制 应用的本地 局域网 系统。 以太网 是当今现有局域网采用的最通用的 通信 协议标准。其具有低成本、高可靠性、高速率、开放性好等特点,在 工控 领域得到了广泛的应用。                     动态数据交换(dde)是windows操作系统一直保持兼容的一种应用程序间的数据通信方式。对于很多直接和硬件打交道的应用程序,尤其是 plc 编程软件,是一种较为可靠的通信方式。                   本文通过某钢厂单机架平整机板型改造过程中的实际应用,介绍使用vc2005在windows下实现pc与mb+
[嵌入式]
FPGA和ASIC的电源管理方案
  目前的电子产品市场竞争非常激烈,厂商都希望能在最短时间内将新产品推出市场,以致子系统的设计周期越缩越短。在这个发展过程中,FPGA及ASIC的重要性越来越受到重视,因为新系统的很多重要功能往往需要由它们来实现。在FPGA系统设计中,电源管理是尤其需要慎重考虑的关键问题之一。要为FPGA提供稳定的供电,需要全面审视系统的整体供电需要。文中提到的方法也同样适用于ASIC。     考虑到复杂的起始条件、瞬态行为及开关规格等诸多因素,电源供应系统必须符合一定的要求,这一点极为重要。器件中电源的旁路或去耦问题也需要特别重视。典型的FPGA电源管理需求如图1所示。一般来说,FPGA最少需要两个电压为其提供供电:一个专为“核心”供电(
[电源管理]
<font color='red'>FPGA</font>和ASIC的电源管理方案
基于FPGA的可复用SPI接口设计
   1、引言   长期以来,外围设备与主机CPU速度之间的不匹配始终困扰着人们,影响了计算机系统更迅速的发展。随着计算机处理能力及存储规模的迅速增长,这个问题表现得更加突出。虽然已经采取了各种软、硬件的方法,不断地改善着CPU与I/O设备之间的接口性能。然而,在许多应用中接口问题依然是制约系统性能的瓶颈。对于特定的设计,设计者面对纷繁芜杂的接口标准,一般根据系统所需的成本及功能选择合适的标准产品,这可能导致接口标准冲突和引起互用性问题;或许重新选择与接口兼容的标准器件,但又可能会 造成不满足功能需要或成本要求等。   FPGA技术的迅速发展使得接口问题有了好的解决方案。例如,现有的高性能接口IP及高速物理I/O的 FPGA
[嵌入式]
IBM拟推更强Power8系统 助FPGA加速
IBM于今年4月推出首款基于Power8处理器的服务器。这些机器的最初目标是横向扩展集群以及一些特定客户,这些客户需要的是一些具有一个或两个处理器插槽的单机,用于运行自己的负载。业界预期蓝色巨人最初会将重点放在这些横向扩展机器上,而IBM也没有明确表明针对用到更多处理器和更多内存空间的更强系统的计划是什么。 坊间大多人认为Power8机4月推出后再推出的后续系统的希望不太大,而且,笔者手上的一份Power Systems产品路线图(见下图)也在一定程度上支持这个看法。此路线图是IBM分享给合作伙伴及客户的。可以从路线图里看到,4月推出Power8,后面空空的,只有一句“明年及以后会推出更多的服务器”,真的说不上是个具体的
[嵌入式]
IBM拟推更强Power8系统 助<font color='red'>FPGA</font>加速
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved