基于FPGA/CPLD的嵌入式VGA显示系统

发布者:Xinmei最新更新时间:2011-07-01 来源: 微计算机信息关键字:VGA  FPGA  CPLD 手机看文章 扫描二维码
随时随地手机看文章
   

    VGA(视频图形阵列Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准,具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。
目前 VGA技术的应用还主要基于 VGA显示卡的,而在一些既要求显示彩色高分辨率图像又不使用计算机的设备上,VGA技术的应用却很少。本文对基于 FPGA/CPLD的嵌入式 VGA显示的实现方法进行了研究。
    基于 FPGA/CPLD的嵌入式 VGA显示系统,可以在不使用 VGA显示卡的情况下实现 VGA图像的显示和控制。该系统具有成本低、结构简单、应用灵活的优点。 1 基于 FPGA/CPLD的嵌入式 VGA显示系统简介
    通用 VGA显示卡系统主要由控制电路、显示缓存区和视频 BIOS程序三个部分组成。其控制电路主要完成时序发生、显示缓冲区数据操作等功能;显示缓冲区提供显示数据缓存空间;视频BIOS作为控制程序固化在显示卡的 ROM中。在基于FPGA/CPLD的嵌入式VGA显示系统的设计中,可以使用很少的资源,就产生 VGA各种控制信号,达到显示彩色高分辨率图像的要求,而不需用 VGA显示卡和计算机设备。图 1是基于 FPGA/CPLD的嵌入式 VGA显示系统的结构框图,图中FPGA采用的是Altera公司Cyclone II系列的EP2C35F672C这款 FPGA.Cyclone II器件采用 90nm、低 K值电介质工艺,通过使硅片面积最小化,可以在单芯片上支持复杂的数字系统。EP2C35F672C该芯片提供了 33216个逻辑单元 ,包括了嵌入式 18*18位乘法器、专用外部存储器接口电路、 4KB嵌入式存储器件、4个锁相环和高速差分 I/O等功能。该芯片的工作频率和引脚 IO等资源都能很好的满足本系统的要求.FPGA的工作时钟为 54MHz。
    VGA接口芯片采用了 ADV7125,该芯片是美国 ADI公司生产的高速视频数模转换芯片,其像素扫描时钟频率有 50MHz、140 MHz、270 MHz、330MHz四个等级。ADV7125在单芯片上整合了三组 8位高速 D/A转换器,可以分别处理红、绿、蓝视频数据,特别适用于高分辨率模拟接口的显示终端和要求高速 D/A转换的应用系统。 ADV7125的输入及控制信号非常简单:3组 8位的数字视频数据输入端,分别对应 RGB视频数据,数据输入端采用标准 TTL电平接口;4条视频控制信号线包括复合同步信号 SYNC、消隐信号 BLANK、白电平参考信号 REF WHITE和像素时钟信号 CLOCK;外接一个 1.23 V数模转换参考电压源和 1个输出满度调节。只有 4条输出信号线:模拟 RGB信号采用高阻电流源输出方式,可以直接驱动 75Ω同轴传输线。
 
2模块划分与模块功能定义
    FPGA中包含了四个工作模块: VGA时序发生器模块、VGA图像显示调色板模块、数据存储器和数据读写控制器。由于 ADV7125内部没有颜色的转换器 ,所以当数据存储器中的数据为 YUV信号时,就要把 YUV信号转换成 RGB信号,这一功能就是由 VGA图像显示调色板模块完成的,当显示数据为 RGB信号时,数据可以直接传输到 ADV7125,不需调色板进行颜色转换。数据存储器和数据读写控制器解决了显示数据的来源和数据的存储。用 FPGA对图像进行存储和整理,并产生驱动电路需要的各种控制波形由视频控制器对颜色缓冲器进行扫描,其中视频控制器可以读取像素颜色,用这些颜色来控制输出设备的亮度。
    VGA时序发生器模块产生显示器所需的时序,这是完成设计的关键,时序稍有偏差,显示必然不正常,甚至会损坏彩色显示器。

3、 VGA时序分析
显示器采用光栅扫描方式,即轰击荧光屏的电子束在 CRT(阴极射线管)屏幕上从左到右(受水平同步信号 HSYNC控制)、从上到下(受垂直同步信号 VSYNC控制)做有规律的移动。光栅扫描又分逐行扫描和隔行扫描。隔行扫描指电子束在扫描时每隔一行扫一线,完成一屏后再返回来扫描剩下的线,与电视机的原理一样。隔行扫描的显示器扫描闪烁的比较厉害,会让使用者的眼睛疲劳。目前微机所用显示器几乎都是逐行扫描。逐行扫描是指扫描从屏幕左上角一点开始,从左向右逐点进行扫描,每扫描完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行行同步;当扫描完所有行,形成一帧时,用场同步信号进行场同步,并使扫描回到屏幕的左上方,同时进行行场消隐,开始下一帧的扫描。
     完成一行扫描所需时间称为水平扫描时间,其倒数称为行频率;完成一帧(整屏)扫描所需的时间称为垂直扫描时间,其倒数为垂直扫描频率,又称刷新频率,即刷新一屏的频率。常见的有 60Hz、75Hz等。
     VGA显示器要正确显示图像关键还是如何实现 VGA时序。视频电子标准协会( VESA, Video Electronics Standards Association)对显示器时序进行了规范。 VGA的标准参考显示时序如图 2、图 3所示。行时序和场时序都需要产生同步脉冲(Sync a)、显示后沿 (Back porch b)、显示时序段(Display interval c)和显示前沿 (Front porch d)四个部分。 VGA工业标准显示模式要求:行同步、场同步都为负极性,即同步头脉冲要求是负脉冲。
    VGA的行时序如图 2所示:每一行都有一个负极性行同步脉冲( Sync a),是数据行的结束标志,同时也是下一行的开始标志。在同步脉冲之后为显示后沿 (Back porch b),在显示时序段(Display interval c)显示器为亮的过程,RGB数据驱动一行上的每一个象素点,从而显示一行。在一行的最后为显示后沿(Back porch b)。在显示时序段( Display interval c)之外没有图像投射到屏幕时插入消隐信号。同步脉冲(Sync a)、显示后沿(Back porch b)和显示前沿(Front porch d)都是在行消隐间隔内( Horizontal Blanking Interval),当行消隐有效时, RGB 信号无效,屏幕不显示数据。
 

    VGA的场时序与 VGA的行时序基本一样,如图 3所示,每一帧的负极性帧同步脉冲(Sync a)是一帧的结束标志,同时也是下一帧的开始标志。而显示数据是一帧的所有行数据。
 

    几种常用的时序参数如表 1和表2 所示,首先,根据显示器的性能选择一种合适的VGA模式,然后由象素时钟频率和图像分辨率计算出行总周期数,再把表 1和表 2中给出的 a、 b、c、d各时序段的时间按照象素计数脉冲源频率折算成时钟周期数。在 FPGA/CPLD中用计数器和触发器,以计算出的各时序段时钟周期数为基准,产生不同宽度和周期的脉冲信号,再利用它们的逻辑组合构成图 2和图 3中的 a、b、c、d各时序段以及 ADV7125的空白信号 BLANK和同步信号 SYNC。
    一个示例就是 60Hz时 1280×1024分辨率显示的 VESA标准,在 60Hz时,屏幕每16.67毫秒更新一次。这个标准制定了帧大小,用它来定义分辨率和回扫次数之间的关系。对于分辨率大小为 1280×1024来说,帧的大小为 1688×1066,这个大小与像素时钟(Pixel Clock)有关,所谓像素时钟就是对像素的刷新频率。像素时钟为 1688×1066×60Hz 或者 108 兆 Hz(MHz)时,每个像素的刷新频率也就是大约 9.26纳秒,那么行频就为 60×1066=63960 行/秒,也就是用显示器的帧率乘以扫描线数量。可以用帧大小得到纵向回扫次数,为了得到纵向同步长度(Sync Length),可以从纵向帧大小减去纵向分辨率,也就是 1066-1024=42。这样,纵向回扫花费的时间和在屏幕上绘出 42 条线的时间相同,对于纵向回扫来说需要的时间为 42×1688×9.26 纳秒(656 微秒)。
    在显示时序段( Display interval c),数据读写控制器从数据缓存区读取像素颜色,用这些颜色来控制输出设备(显示器)的亮度。一帧图像就准确的显示到 VGA显示器上。

表 1:VGA行时序说明


 

4、 VGA显示器在雷达图像显示中的应用
    最初,雷达显示器到重要作用,在于使雷达接收机到数据以一种可视的形式表现出来.操作员可以轻易而精确地检测目标的出现,提取目标的位置信息.随着数字信号处理和数字数据处理的进步,越来越多的检测和信息提取过用电子方法自动完成,因此操作员的任务越来越少.现在雷达显示器更像电视监视器或计算机显示器,可以显示完整的连续场景.
    雷达获取的信息是径向圆扫描方式属极坐标方式,所以早期船用雷达显示器是一种平面位置显示器,用极坐标表示,采用径向圆扫描方式,在这种扫描方式中,荧光屏上扫描线线径向扫描的数率取决于量程的大小.扫描线选转的速度取决于天线的转速.物标回波的亮度取决于回波视频的信号的幅度.物标回波及各种符号视频在屏上只能是天线每转一圈才能亮一下,在整个平面上亮度不均,且量程小,回波亮度越低,容易丢失小目标.精确保存物标距离信息非常勉强.目标分辨力差,在屏上画其他符号十分麻烦、困难,且符号量有限.
    随着VGA显示器广泛应用,VGA显示器也开始应用在雷达显示上,但VGA显示起的扫描方式是从左到右到扫描和从上到下的帧扫,属于直角坐标的方式,而雷达获取的信息是径向圆扫描方式属极坐标方式,所以要实现雷达数据的 VGA显示首先要将雷达的极坐标信息转换成直角坐标信息存入存储器,再以直角扫描的方式从存储器中读出并显示出来.
    VGA显示器可以将来自其他传感器得信息 ,例如其他雷达 :空中交通管制雷达应答系统 (ATCRBS) 、军用敌我识别 (IFF) 、低亮度 TV、前视红外 (FLIR),避免碰撞系统或来自民用或军用数据链的信息 ,都能组合到显示器上 .除已处理雷达视频和原始视频外 ,雷达观测的区域地图及文字数字信息和图形也能添加到 VGA显示器上.。

5、VGA显示器在雷达应用中的优点与平面位置显示器相比,VGA显示器的在雷达图像显示上有了更大优势:
1)克服了平面位置显示器整个平面上亮度不均的缺点.实现了高亮度显示
2)避免显示器的图像的闪烁现象,
3)便于彩色显示
4)便于采用计算机显示终端技术
5)降低了成本,提高了可靠性
本文作者的创新点:在本设计中采用了 1280*1024的高分辨率显示 ,克服了早期低分辨率 VGA显示器雷达图像分裂和定位精度低的缺点 .。

关键字:VGA  FPGA  CPLD 引用地址:基于FPGA/CPLD的嵌入式VGA显示系统

上一篇:基于FPGA的SoC原型验证的设计与实现
下一篇:基于FPGA无线传感器网络MAC控制器的设计

推荐阅读最新更新时间:2024-05-02 21:27

基于FPGA的多种形式分频的设计与实现
摘 要: 本文通过在QuartursⅡ开发平台下,一种能够实现等占空比、非等占空比整数分频及半整数分频的通用分频器的FPGA设计与实现,介绍了利用VHDL硬件描述语言输入方式,设计数字电路的过程。 关键词:FPGA;VHDL硬件描述语言;数字电路设计;分频器 引言 分频器是数字系统设计中的基本电路,根据不同设计的需要,我们会遇到偶数分频、奇数分频、半整数分频等,有时要求等占空比,有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频,实现较为简单。但对半整数分频及等占空比的奇数分频实现较为困难。本文利用VHDL硬件描述语言,通过QuartusⅡ3
[模拟电子]
基于中档FPGA多相滤波器的设计实现
    在现代电子系统中,到处都可以看到数字信号处理( DSP )的应用,从MP3播放器、数码相机到手机。DSP设计人员的工具箱的支柱之一是有限脉冲响应( FIR )滤波器。FIR滤波器越长(有大量的抽头),滤波器的响应越好。然而这里有折衷的情况,由于大量的抽头增加了对逻辑的需求、增加了计算的复杂性,增加了功耗,以及可能引起饱和/溢出。   多相技术可以用于实现滤波器,拥有与传统FIR滤波器可比的结果,而且使用了较少的逻辑、需要较少的计算资源、更低的功耗,并减少了可能的饱和/溢出。可用如今新型的小规模、中档的FPGA,如LatticeECP3 来实现这些滤波器。    基本概念   进入DSP世界可能会有些令人生畏,因此,让
[嵌入式]
OpenCV答题卡识别模拟-测评米尔ARM+FPGA异构开发板
前言 米尔基于ARM+FPGA异构开发板的SDK发布说明 米尔基于ARM+FPGA异构开发板,根据下图文件内容可以知道myir-image-full系统支持的功能,其支持OpenCV,也就不用在格外安装相关驱动包等,省了很多事情。 02. 米尔基于ARM+FPGA异构开发板软件评估指南 本文介绍了Python的基本操作,在文档中10.1开发语言支持。 03.米尔基于ARM+FPGA开发板历程路径 /usr/share/OpenCV/samples//usr/share/opencv4/samples/python/ 文件目录中有一些python程序。 04.米尔基于ARM+FPGA开
[嵌入式]
OpenCV答题卡识别模拟-测评米尔ARM+<font color='red'>FPGA</font>异构开发板
基于CPLD的脉冲密度功率调节高频逆变电源
   0 引 言   目前,高频感应加热电源的输出功率调整主要是通过改变逆变器的输出频率或改变逆变器的输入直流电压方式来实现的。改变逆变器的输出频率实现输出功率的调节是目前普遍采用的一种功率调节方式,其缺点是逆变器的负载为感性,特别是在轻载时,逆变器的输出功率因数很低,开关损耗大。通过控制逆变器实现功率控制就能改变这一缺点。脉冲密度调制(Pulse Density Modulated,PDM)DC/AC逆变器是利用串联谐振负载的储能,对逆变器的开关采用脉冲群控制的方式,在一个周期内通过控制连续开通脉冲信号和连续关断脉冲信号的比例(占空比)来控制输出功率。传统的PDM实现方式是用许多计数器以及一些PWM专用芯片来实现的,这种方法稳
[嵌入式]
基于<font color='red'>CPLD</font>的脉冲密度功率调节高频逆变电源
模拟控制式和数字控制式VGA(一)可变增益放大
本指南将重点讨论适合通信系统的VGA。VGA是否适合通信系统取决于这些参数是否满足系统性能。文中将探讨模拟控制式和数字控制式VGA。   自动增益控制(AGC)系统中的可变增益放大器(VGA)宽带、低失真可变增益放大器在通信系统中应用非常广泛。例如,无线电接收机中的自动增益控制(AGC),如图2所示。通常,由于传播路径存在差异,接收到的能量表现出很大的动态范围,需要在接收机内进行动态范围压缩。   这种情况下,所需信息蕴含在调制包络中(无论采用何种调制模式),而不是载波的绝对幅度。例如,1MHz的载波被调制到1kHz上,调制深度为30%,不管接收到的载波电平是0 dBm还是–120 dBm,传递的信息都是相同的。存在较大输入变
[模拟电子]
模拟控制式和数字控制式<font color='red'>VGA</font>(一)可变增益放大
基于OMAP-L138 DSP+ARM的处理器与FPGA实现SDR系统
  CritICal Link公司的某客户需要针对多个应用开发一个扩频无线电收发器。该客户已经开发出一套算法,准备用于对信号进行调制和解调,但他们却缺少构建完整系统的资源和专业知识。客户希望利用软件定义无线电(SDR)系统的灵活性优势。本文将探讨如何基于德州仪器(TI)的OMAP-L138 DSP+ARM处理器与FPGA来实现该系统。   平台   Critical Link选择其MityDSP-L138F嵌入式系统模块作为SDR的基础,因为该模块不仅具有很强的处理能力,而且可以为客户节省大量的预先设计成本。MityDSP-L138F模块具有一个TI的OMAP-L138DSP+ARM处理器,该处理器集成了一个456MHz AR
[单片机]
基于OMAP-L138 DSP+ARM的处理器与<font color='red'>FPGA</font>实现SDR系统
FPGA驰援数据中心战场 英特尔、赛灵思2015后大事记
8月6日英特尔宣布推出基于Stratix 10 SX FPGA的D5005可编程加速卡,并已在HPE ProLiant DL3809 Gen10服务器中应用。仅仅不到24小时之后,赛灵思宣布推出 Alveo™U50,进一步扩展其Alveo 数据中心加速器卡产品组合。自从2015年英特尔收购Altera之后,此前FPGA市场的两大巨头赛灵思与Altera的竞争逐渐进入白热化阶段。同时双方的竞争逐渐从单一的FPGA市场,开始转向数据中心方面。 英特尔进入FPGA市场 2016 年英特尔信息技术峰会(IDF 2016)包括了一个首次亮相的活动——英特尔 SoC FPGA 开发者论坛(ISDF)。这个为期一天、与 IDF 在同一地
[嵌入式]
Efinix推出车规级集成RISC-V内核的FPGA
Efinix公司针对汽车行业推出了一系列具有32位RISC-V内核的FPGA器件,这些器件在多个方面展现出了其卓越的性能和适应性。 首先,Titanium Ti375 FPGA符合汽车标准,并已通过ISO26262认证,这是汽车制造商所重视的一项安全标准。它采用16纳米工艺制造,拥有高达100万个逻辑元件,以及一个四核32位RISC-V内核。这个内核具有一个强大的CPU,采用了具有多种扩展的ISA RISC-V 32,使得它在处理复杂任务时能够表现出色。此外,它还通过了AEC-Q100 1级认证,进一步证明了其在汽车应用中的可靠性和稳定性。 Titanium Ti375 FPGA还配备了多种接口和控制器,以满足汽车应用中的
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved