RIGOL示波器comparo彰显Smarter System之先进

发布者:EEWorld资讯最新更新时间:2013-04-23 来源: EEWORLD关键字:Rigol  FPGA  赛灵思 手机看文章 扫描二维码
随时随地手机看文章

众多的产品正向更智能方向发展,我们必须充分利用All Programmable世界所提供的各种资源,以便在竞争中占得先机。这个道理是我在一次不经意的经历中所悟出的。在Dave Jones EEVblog的一个最新视频中(视频网址http://v.youku.com/v_show/id_XNTM5MzcwNzMy.html),将普源精电公司(RIGOL四五年前推出的RIGOL DS1052E数字示波器与其去年推出的新一代“经济型”数字示波器DS2072进行了对比。(《Motor Trend》汽车杂志的读者应该知道,该杂志把对于两辆不同型号汽车的一一对比评测称为“comparo”)

RIGOL  DS1052E是一款50MHzDSO,刚推出时售价800美元,现售价为329美元(不含税)。这种双通道50MHz DSO,其采样率可达到1GSa/s,而且提供5.7英寸的320x240像素LCD液晶显示屏、1M采样点存储深度、硬件频率计数器、一些基本的触发器模式以及“基本的波形检测功能”。DaveRIGOL DS1052E称作“坚不可摧的小示波器”。

新推出的DS2072 DSO售价839美元(不含税),是一款双通道70MHz DSO采样率达2GSa/s。它提供更大的8英寸800x480像素液晶屏以及14M采样点存储深度(通过软件升级可达到56M采样点);具备分段存储,用于捕获不常见的高频突发信号,有效存储分辨率可达千兆点水平(RIGOL称之为波形录制模式);此外还提供抗锯齿模式;更高的模拟调制显示灰度提供更多信号微秒细节(Dave称之为“强度级”或“数字荧光体”显示屏);具备boxcar averaging的高分辨率模式,能实现更高的有效垂直分辨率(参见我关于提高模数转换器ENOB的讨论:是否需要提高模数转换器的分辨率?以及关于快速模数转换、过采样、抽取和ENOB的更多信息);提供带掩码的轨迹跟踪支持,对统计结果进行Pass/Fail检测;提供以太网LXI仪表端口、更先进的触发功能(包括边缘、脉宽、矮脉冲、窗口、N边沿、斜率、设定/保持、视频、RS232I2CUSB等)、硬件频率计数器以及大量内置的信号分析与波形统计功能(频率、上升时间、相位延迟、FFT、波形数学计算等)。RIGOL DS2072已上市9个月左右。

请记住,这款DSO售价839美元(不含税)。(更大的捕获存储容量以及高级触发模式都会增加成本。)

下面是Dave演示视频的截图,显示了RIGOL DS2072 DSO多级灰度与具有数十年历史的泰克 2225示波器模拟屏的对比情况。

   

这两台设备看上去差不多吧?

再看看Dave展示的RIGOL DS2072 DSO的波形数据特性:

   

Dave通过RIGOL DS2072 DSO的以太网LXI端口下载数千个14k点波形到PC上,随后,当他为这些波形生成瀑布直方图时,分析数据冲到最高值。

RIGOL DS2072 DSO实现了“智能化”。其重大价值在于高级分析功能。Dave说:“差异简直太大了。老产品跟它没法比。”

Dave Jones提供的28分钟视频短片中展现的一样,许多不同类型的产品也都经历了同样的功能升级。现在入门级的DSO就能够实现5年前任何价位的DSO均无法企及的功能与特性,而且5年前的入门级DSO现在的售价已经减半,属于超低成本DSO。这就是智能化的效果,也就是通过Smarter系统更好地服务于客户需求。出色的新产品变得更智能,而过去的老产品则能半价销售。

Dave在视频结束时说:“再过5年我们会迎来什么样的技术?”这绝对是个好问题。今后会发生什么?立马我会想到,今后的DSO会支持触屏功能,干嘛非要用按钮来控制波形视图呢?现代人早都习惯于用手指触摸操控了。我能很容易地预见入门级DSO将会运行全面的Android系统或类似于AndroidGUI,而且都会采用双处理器(一个处理器用于GUI和分析功能,另一个用于RTOS和裸金属控制)。

正如DSO发展一样,随着人们期望的不断提高,大多数电子产品也会日臻完善和强大 

关键字:Rigol  FPGA  赛灵思 引用地址:RIGOL示波器comparo彰显Smarter System之先进

上一篇:德州仪器在 KeyStone 多核 DSP 上实施 H.265,实现高性能、差异化的实时视频基础设施解决方案
下一篇:联芯科技获CEVA DSP技术授权许可用于移动芯片

推荐阅读最新更新时间:2024-05-02 22:38

合见工软发布先进FPGA原型验证系统
合见工软发布先进FPGA原型验证系统UniVista Advanced Prototyping System 中国上海 2021年11月19日—— 上海合见工业软件集团有限公司(简称合见工软) 近日推出一款灵活可扩展的先进FPGA原型验证系统 UniVista Advanced Prototyping System (简称:UV APS)。 在智能化不断覆盖生活方方面面的今天,超算、大数据、云计算、人工智能等热点高科技应用已成为高性能超大规模数字芯片的必争之地。随之而来的芯片性能、集成度、复杂度的指数级提升,给芯片验证带来了资金和时间上的双重挑战。UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与
[嵌入式]
合见工软发布先进<font color='red'>FPGA</font>原型验证系统
加速数据中心优先发展,赛灵思收购Solarflare公司
收购促成了融合智能网卡( Converged SmartNIC ) 解决方案,助力应对数据中心变化多样的动态工作负载需求 全球FPGA领域的领头羊,自适应和智能计算的全球领先企业赛灵思公司 (Xilinx, Inc.,(NASDAQ:XLNX))今天宣布已就收购位于加利福尼亚州欧文的私营企业Solarflare通信公司 (Solarflare Communications, Inc.)达成最终协议。Solarflare 是一家全球领先的高性能、低时延网络解决方案提供商,其客户横跨金融科技到云计算。通过此次收购案,赛灵思能够将其业界领先的 FPGA、MPSoC 和 ACAP 解决方案与 Solarflare 的超低时延网络
[半导体设计/制造]
加速数据中心优先发展,<font color='red'>赛灵思</font>收购Solarflare公司
Ports模式下CY7C68013和FPGA的数据通信
引言 通用串行总线(USB)具有快速、双向、大批量传输、廉价以及可实现热插拔等优点,Cypress公司的FX2系列芯片之一CY7C68013是最早符合USB2.0标准的微控制器,集成了符合USB2.0的收发器、串行接口引擎(SIE)、增强型8051内核以及可编程的外围接口,实现基于USB2.0的接口数据通信,CY7C68013可配置成3种不同的接口模式;Ports(端口模式)、GPIF Master(可编程接口模式)和Slave FIFO(主从模式),其中,后两种模式利用其内部集成的可以独立于微处理器而自动处理USB事务的硬件(USB核),数据的传输通过执行USB本身的协议来完成,微处理器可不参与数据传输,从而使数据的传输速率大
[工业控制]
科技如何改造金融业?
科技金融正在改变金融业的运营方式以及向客户提供产品和服务的方式。日前,newelectronics撰文,详细介绍了金融业形态如何被科技所改变。 技术越来越复杂,现在随着人工智能(AI),云计算和“大数据”分析的兴起,其影响力只会越来越大。 这些发展意味着金融世界不得不面对一些重大问题,如果银行和机构要跟上这些新发展,就必须接受激进的变革。 虽然行业正在应对这些挑战,但它也必须应对管理成本,因为虽然银行可能需要尖端技术,但他们也希望IT团队能够获得物有所值的投资以及他们所做的投资。 反过来,大型机构也必须管理多年来从许多不同元素构建的拼凑系统,并且希望保持这些不同的系统有效地工作,这将是一项复杂,耗时且昂贵的任务。 由于金融危机行业
[半导体设计/制造]
科技如何改造金融业?
一种基于FPGA的新型误码测试仪的设计与实现
  误码仪是评估信道性能的基本测量仪器。本文介绍的误码仪结合FPGA的特点,采用全新的积分式鉴相结构,提出了一种新的误码测试方法,经多次测试验证,方案可行,设计的系统稳定。本文设计的误码仪由两部分组成:发信机和接收机。    1 发信机   发信机的主要功能是产生具有随机特性的伪随机m 序列,通过FPGA 由VHDL 编程实现。伪随机序列产生原理如下:         图1 伪随机序列产生原理图   其中,ak-i是各移位寄存器的状态,Ci对应各寄存器的反馈系数,为1表示参与反馈,为0不参与反馈。反馈函数为:   当级数n 和反馈系数一旦确定,则反馈移位寄存器的输出序列确定了,m序列的一个重要的性质是:任一m序列的循
[应用]
FPGA在频率综合器中的应用设计与电路
概述   近年来,集成电路的蓬勃发展使数字电路的研究及应用出现了非常大的发展空间,FPGA功耗低、可靠性高、体积小、重量轻、价格低,具有用户可重复定义的逻辑功能即具有可重复编程的特点,因此,FPGA可使数字电路系统的设计非常灵活,并且大大缩短了系统研制的周期,缩小了数字电路系统的体积并减少了使用芯片的品种。FPGA已经普遍用于通信、雷达、导航、广播、电视、仪器、自动控制和计算机等领域。 FPGA设计流程和设计环境   图1表示FPGA的整个设计流程,从设计输入到器件编程这四个阶段可在MAX+PLUS II提供的环境完成。与图1对应,图2是MAX+PLUS II所提供的设计流程。      设计输入   MAX+PL
[安防电子]
<font color='red'>FPGA</font>在频率综合器中的应用设计与电路
基于FPGA的仿真系统数据采集控制器IP核设计
  现代模拟仿真技术 广泛应用在系统设计、系统分析以及教育训练中。在模拟过程中,存在大量向前端模拟装置或仿真模块发送指令数据,以及从模拟工作设备上读取状态参量的情况。在对大型工业设备和系统进行模拟仿真时,数据采集控制的复杂程度愈加恶劣 。通过改进数据采集控制器的结构,提高数据采集控制器的自动化和集成化程度,可以有效地提高大型模拟仿真设备数据采集和控制的效率。   FPGA及SoPC技术的发展为此提供了新的解决方案。IP核(IP Core)是具有特定电路功能的硬件描述语言程序,可较方便地进行修改和定制,以提高设计效率 。本文研究了基于FPGA的数据采集控制器IP 核的设计方案和实现方法,该IP核既可以应用在独立IC芯片上,还可作为
[嵌入式]
基于<font color='red'>FPGA</font>的仿真系统数据采集控制器IP核设计
用于密集型在轨边缘计算 的微处理器和FPGA
Rajan Bedi博士是Spacechips公司的首席执行官和创始人。该公司设计和制造L到k波段的一系列先进超高吞吐量星载处理器、应答机和OBC,用于电信、地球观测、导航、互联网和M2M/物联网卫星。该公司还提供空间电子设计咨询、航空电子测试、技术营销、商业情报和培训服务。 Spacechips的设计咨询服务开发定制卫星和航天器子系统,为客户提供如何使用和选择正确的组件,如何设计、测试、组装和制造空间电子产品等方面的建议。我们在空间应用FPGA培训课程中讲授半导体存储器。 背景和引言 随着卫星运营商在轨获取的数据越来越多,他们更愿意在载荷上处理这些数据并提取有价值的信息,而不是将大量数据下行传送到地面的云上进行
[嵌入式]
用于密集型在轨边缘计算 的微处理器和<font color='red'>FPGA</font>
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved