美高森美延续在FPGA安全启动领域的领导地位

发布者:科技芯品最新更新时间:2014-08-26 来源: EEWORLD关键字:FPGA  安全启动 手机看文章 扫描二维码
随时随地手机看文章

    新增Cryptography Research的差分功率分析专利许可。大幅提升关键性通信、工业和国防应用的安全性,专利解决方案提供了DPA防御攻击能力 。

    致力于提供功耗、安全、可靠与高性能半导体技术方案的领先供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC) 宣布已从Rambus公司属下Cryptography Research获得其现有差分功率分析(Differential Power Analysis, DPA)专利许可的延期,这项专利许可延期可让美高森美继续使用Cryptography Research专利的突破性DPA对策产品组合,提供业界领先的第三方处理器和FPGA安全启动解决方案。

    美高森美是目前拥有使用DPA对策专利许可的唯一主要FPGA企业,并已经在SmartFusion®2 SoC FPGA和IGLOO®2 FPGA器件中实施了DPA-resistant安全编程和启动协议。美高森美现在可将这些美高森美器件的安全启动保护扩展到同一系统中使用的其它第三方MCU、DSP、GPU和FPGA器件中。美高森美现在正与主要客户洽谈安全启动解决方案,并提供在美高森美具备标准加密功能的SmartFusion2和IGLOO2 FPGA上运行的解决方案作为参考设计。

    美高森美市场营销和业务运营副总裁Bruce Weyer表示:“防止在启动和应用代码中持久的恶意软件植入现已变得前所未有的重要,监视控制与数据捕获(supervisory control and data acquisition, SCADA)系统、路由器和数据通信系统共同管理世界上的工业和通信基础设施,而这些威胁可能是灾难性的。此外,美国政府和国防承包商正在寻求通过扩大国外军火销售,以分担国防系统的成本。这些国防部承包商正在寻找方法来保护其先进的技术系统的安全,防止逆向工程和开发,从而使这些产品能够安全地出口。而我们的安全启动解决方案是提供这种保护的重要安全层。”
Aberdeen集团指出,到2020年大约有500亿台设备将会联网,这些设备不仅必须安全,而且还得在DPA防御方面保持安全。只因一台设备或系统声称满足了高级加密标准(Advance Encryption Standard, AES)要求,并不一定意味着它是安全的。美高森美的DPA对策解决方案通过保护存储在系统中的密匙以避免侧面渠道攻击,从而提高系统的整体安全性。

    Rambus公司属下Cryptography Research的首席科学家Paul Kocher表示:“通过扩展这项许可,美高森美和客户可以帮助保护用于关键性工业、通信、网络和国防应用的大量处理器和FPGA器件,其中许多仍然易于受到DPA攻击。当围绕侧面渠道攻击的安全性问题仍然继续发生,扩展用于启动阶段FPGA器件和处理器所需的功率分析保护功能是迈向保护整体系统安全的重要一步。”

    美高森美拥有能够提供这种增强性安全启动解决方案的独特地位,这是因为美高森美除了拥有市场上最安全的FPGA器件,还提供一款名称为WhiteboxCRYPTO™的允许安全执行标准加密算法的软件产品。

关于差分功率分析攻击

    DPA 是一项险恶且功能强大的技术,采用这项技术,黑客通过从外部监测器件操作密匙时消耗的瞬时功率,从电子器件中提取加密密匙等秘密。CRI安全启动是一项高效的安全措施,确保例如微控制器(MCU)、数字信号处理器(DSP)、图形处理器(GPU) 或可编程逻辑器件(FPGA)等可编程器件在执行可信代码时不会被篡改或改变。

关于SmartFusion2 SoC FPGA

    SmartFusion2 SoC FPGA在内部集成了可靠的基于快闪FPGA架构、一个166 MHz ARM® Cortex™-M3处理器、先进的安全处理加速器、DSP模块、SRAM、eNVM和业界所需的高性能通信接口均集成在单一芯片上。美高森美公司的SmartFusion2 SoC FPGA是设计用于满足对先进的安全性、高可靠性和低功耗的关键性通信、工业、国防、航天和医疗应用的基础要求的器件。

关于IGLOO2 FPGA

    美高森美公司的 IGLOO2 FPGA 器件通过提供基于LUT 的架构、5G收发器、高速GPIO、RAM 模块、高性能存储器子系统,以及DSP 模块,采用具有差异性的经过成本和功率优化的架构,延续了公司满足现今成本优化 FPGA 市场需求的重点策略。与前代器件相比,新一代 IGLOO2 架构提供了高出五倍的逻辑密度和超过三倍的架构性能,并且结合了一个非易失性基于快闪的架构,与其同级的其它产品相比,具有最大数目的通用 I/O、5G SERDES 接口和 PCIe  Endpoint 功能。IGLOO2 FPGA 提供业界最佳的功能集成,以及最低功耗、最高可靠性和最先进的安全性。

关键字:FPGA  安全启动 引用地址:美高森美延续在FPGA安全启动领域的领导地位

上一篇:一种基于FPGA和DSP的图行显示控制系统设计
下一篇:美高森美系列产品成为业内首先完成NSA信息安全保障局安全实施指南文件的FPGA器件

推荐阅读最新更新时间:2024-05-02 23:08

基于FPGA+DSP架构视频处理系统设计
本系统采用基于FPGA与DSP协同工作进行 视频处理 的方案,实现视频采集、处理到传输的整个过程。 实时视频图像处理中,低层的预处理算法处理的数据量大,对处理速度要求高,但算法相对比较简单,适合于用FPGA进行硬件实现,这样能兼顾速度及灵活性。高层的处理算法结构复杂,适用于运算速度高、寻址方式灵活、通信机制强的DSP芯片宋实现。 DSP +FPGA架构的最大特点是结构灵活、有较强的通用性、适合于模块化设计,从而能够提高算法效率,同时其开发周期短、系统易于维护和升级,适合于实时视频图像处理。 系统采用模块化的设计方法,将整个系统划分为三部分:视频采集单元、视频处理单元和视频传输单元。 整个系统以FPGA作为核心控制单元并完
[嵌入式]
基于<font color='red'>FPGA</font>+DSP架构视频处理系统设计
在嵌入式系统中用FPGA进行开发的几个发展方向
    顾名思义,嵌入式系统指的是嵌入到系统内部的计算机系统,是面向特定应用设计的专用计算机系统。   早期的嵌入式系统一般是以通用处理器或单片机为核心,在外围电路中加入存储器、功率驱动器、通信接口、显示接口、人机输入接口等外围接口,再加上应用软件,有些还加上了嵌入式操作系统,从而构成完整的系统。   随着微电子技术的进步,SoC已经在很多应用中取代了传统的以单片机为中心的架构,将很多外设和存储器集成在一个芯片中,使系统的功耗和体积越来越小,而功能却越来越强。    FPGA在嵌入式系统中的应用前景   现在的MCU和DSP的功能已经非常强了,但处理能力毕竟还是有限的,厂商在推出一款器件的时候,其性能就已经固定了。当某
[嵌入式]
Vector Informatik网络接口产品线采用Altera Cyclone III FPGA
通过汽车认证的知识产权实现了和标准网络协议的无缝通信 2007年12月5号,北京—— Altera今天宣布Vector在其网络接口产品线上采用了低成本、低功耗Altera Cyclone III FPGA。Vector Informatik网络接口产品支持汽车网络设计人员实现PC和CAN、LIN、FlexRay以及MOST总线系统的连接,应用于电子网络的开发、分析和优化。 Vector全球产品线经理Rainer Zaiser评论说:“我们之所以选择了Altera解决方案,是因为Cyclone III FPGA的功耗非常低,同时Altera还提供灵活的封装和通过汽车认证的知识产权。而且,加入了Altera的Cyclone III
[焦点新闻]
CMC Microsystems为数百位加拿大大学研究员提供Tensilica XtensaLX2设计的FPGA原型仿真技术
美国加州Santa Clara 2007年5月14日讯 - Tensilica 公司日前宣布,CMC Microsystems公司已升级对Tensilica公司Xtensa LX2 处理器生成器的授权,使得研究员可以通过加拿大SOC研究网络(SOCRN)获得Xtensa LX2进行FPGA原型验证设计的能力。 该技术通过降低功耗和增加芯片功效帮助优化设计,使36所参加了SOCRN的大学中的研究员能够为包含有定制Xtensa LX2 处理器的设计创建基于FPGA的硬件仿真原型。 该协议将使含有Xtensa 可配置处理器技术的片上系统(SoC)设计的使用和应用更加广泛。 根据 Tensilica公司大学计划,所有大学的学生、研究员和教
[焦点新闻]
根升余弦脉冲成形滤波器FPGA实现
摘要:提出了基于电路分割技术实现通信系统发送端根升余弦波形成形 滤波器 查表法的 FPGA 结构,节省了ROM单元,讨论了其ROM初始化时形波数据的组织方法,完成了该结构的VHDL实现,给出了该设计在Modelsim环境下的时序仿真结果。通过对仿真结果分析,表明所述的设计方法是可行的。该设计方案不随波形样本数目的增多而使电路系统变得更为复杂,它所实现的成形滤波器满足于高速成形的应用需求。 关键词:根升余弦;成形滤波器;查找表;FPGA 0 引言 数字通信系统中,基带信号的频谱一般较宽,因此传递前需对信号进行成形处理,以改善其频谱特性,使得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系
[嵌入式]
根升余弦脉冲成形滤波器<font color='red'>FPGA</font>实现
基于FPGA的多种分频设计与实现
0 引言 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 1 整数分频器的设计 1.1 偶数倍分频 偶数分频器的实现非常简单,通过计数器计数就完全可以实现。如进行N倍偶数分频,就可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,以使下一个时钟从零开始计数。以此
[嵌入式]
基于FPGA的三相PWM发生器
    摘要: 介绍了基于FPGA设计+的三相PWM发生器。该发生器具有灵活和可编程等优点,可应用于交流电机驱动用的三相电压源逆变器。实验结果验证了本设计的有效性。     关键词: 脉宽调制  现场可编程门阵列 随着现代工业的要求和微电子技术的进步,交流传动已经迅速地从模拟控制转向数据控制,其中PWM技术与方法是其核心内容。但数字化PWM电路一直是设计中的难点,除了集成三相PWM发生器的80C196MC、TMS320F240等微处理器外,均采用中小规格集成电路设计感想 PWM,这是非常复杂的,往往使电路复杂、可靠性差。本文介绍了一种用单片大规模FPGA实现的三相PWM发生器,它具有三相脉冲中心对称、P
[半导体设计/制造]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved