物联网跨越多个应用领域,根据最终应用领域的不同,设计团队的要求可能会大相径庭。功率,性能和成本是芯片设计的优先事项,而汽车和航空航天/国防等应用领域则还需要考虑功能安全性,在其他领域,信息安全性是关键或现场可升级性的需求。
验证,原型设计和软件开发是这些领域和设计要求中的共同点。为了允许进行嵌入式软件开发,通常认为早期的验证技术太慢,而使用虚拟平台(例如QEMU)进行的抽象有时不够准确。
长期以来,基于FPGA的原型设计一直是芯片诞生前软件开发的首选平台。以Cadence Palladium Z1企业仿真平台之类的工具中的硬件仿真相类似,它可以将执行性能从MHz级别扩展到100 MHz,而且成本更低,从而可以将其交给软件团队的更多开发人员。
传统上,基于FPGA的原型的障碍一直是其启动过程,有时要花几个月的时间才能将其提供给软件开发人员。原因是需要将ASIC设计从其实际的芯片重新映射到FPGA提供的结构中,这需要重新映射设计的各个部分。
原型验证流程
对于初学者来说,ASIC中的存储器需要映射到FPGA中可用的资源,或者映射到拥有特定附加存储器(例如DDR)的子卡。处理ASIC的时钟可能是一场噩梦,在PCB和FPGA上更复杂的设计中要同步10多个时钟。跨多个FPGA进行设计划分并非易事,通常需要使用低压差分信号(LVDS)技术在同一引脚上复用多个信号。
传统上,规模较大的公司都有原型开发团队,专门研究设计团队正在开发的RTL版本并将其映射到FPGA中。但是,随着设计复杂性的提高,执行上述所有任务变得越来越困难。
借助基于Protium S1 FPGA的原型验证平台,Cadence重新开发了原型验证流程,并专注于将原型制作时间从数月缩短至数周甚至数天。通过实现Palladium Z1仿真与基于FPGA的Protium S1 FPGA原型之间的一致性,以及将某些前端仿真重新用于原型。
复杂的手动内存建模已使用仿真中已知的内存模型自动完成;编译流程负责FPGA之间的分区和时钟同步。可以在仿真中验证要映射到FPGA架构中的网表,从而节省宝贵的布局布线时间。在基于FPGA的原型中发现缺陷的速度比仿真快大约5倍,因此可以促进仿真更好的调试功能。
关键字:Cadence 原型验证
引用地址:
基于FPGA的Cadence Protium S1原型验证平台
推荐阅读最新更新时间:2024-11-10 11:21
Cadence本土化公司落户南京 EDA产业正发生什么变化?
中国的半导体产业持续呈现超过20%的成长率,而全球只有约5%。在中国建立本土化的公司,这对 Cadence 来说是个很重要的决定,从一年前开始讨论这个问题,最后决定选址南京...下面就随手机便携小编一起来了解一下相关内容吧。 2017年11月13日,江苏南京, Cadence 与南京市浦口区人民政府签署了为建立 Cadence (中国)半导体产业基地的战略合作备忘录及中国IC知识产权(IP)开发与服务平台的正式投资协定。 此次签约仪式受到中国半导体业界的广泛关注,100多位嘉宾现场出席和见证了仪式。 江苏省省委常委、南京市市委书记张敬华代表南京市委、市政府,在签约仪式前会见了Cadence总裁兼CEO陈立武及其
[手机便携]
Cadence落户南京市浦口区,成为继引进台积电后的又一龙头项目
11月13日,电子设计自动化(EDA)与半导体知识产权(IP)的领先供应商美国楷登电子( Cadence )与南京市浦口区人民政府正式签署战略合作备忘录以及投资协议。据悉, Cadence 项目是南京市浦口区继引进 台积电 之后在集成电路设计领域引进的又一个龙头性项目,历经两年的洽谈,在多方的共同努力下,今天终于签约落地。下面就随手机便携小编一起来了解一下相关内容吧。 南京市江北新区管委会常务副主任、浦口区区委书记瞿为民先生致辞表示,此次签约仪式标志着南京市浦口区与 Cadence 双方的战略投资进入实质性阶段。南京江北新区是江苏省唯一的国家级新区,浦口是江北新区的重要承载地,而集成电路已经成为我们重点培育的新兴技术
[手机便携]
Rockley Photonics联手Cadence,开发超大规模数据中心高性能系统
楷登电子宣布,Rockley Photonics部署了完整的CadenceÒ 系统分析及定制化工具,用于设计面向超大规模数据中心的尖端高性能系统级封装(SiP)。Rockley Photonics是一家领先的集成光电解决方案提供商。通过采用广泛的Cadence工具套件,Rockley Photonics实现了产品设计一次成功,加速上市进度。 Rockley Photonics开发的产品属于复杂的系统级封装解决方案,通过高速112G PAM4串联接口连接的独立小芯片(chiplets)构成。为了成功完成项目,Rockely Photonics的设计团队需要使用包括ClarityÔ 3D Solver求解器,AllegroÒ 技术
[半导体设计/制造]
Cadence DDR5内存来了:7nm工艺、4400MHz频率!
DDR4内存目前还是绝对主流,不断被深入挖潜,频率已经突破5GHz,不过下一代DDR5也已经蠢蠢欲动了。Cadence公司今天就宣布了DDR5的全新进展,无论工艺还是频率都相当领先。 目前,JEDEC标准组织正在研究下一代DDR5内存规范,已经有了初步版本,Cadence此番拿出的就是面向新规范的第一个DDR5 IP物理层接口芯片。 该测试芯片采用台积电7nm工艺制造,数据率可达4400MT/s,也就是频率高达4400MHz,相比目前商用最快的DDR4-3200快了多达37.5%。 为了支持Cadence DDR5 PHY物理层的验证和协作,美光也向其提供了DDR5内存初步版本的工程原型。 在此之前,Rambus也曾经提到过7
[嵌入式]
海思扩大采用Cadence Palladium XP平台 运用于移动和数字媒体SoC与ASIC开发
【中国,2014年5月13日】——全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)今天宣布,海思半导体(HiSilicon Semi)进一步扩大采用Cadence® Palladium® XP 验证运算平台作为其仿真方案,运用于移动和数字媒体System-on-Chip (SoC) 与 ASIC开发。 海思提供通信网络和数字媒体的ASICs 和 SoCs,包括网络监控,视频电话,数字视频广播与IPTV解决方案。这些市场的解决方案需要高水准质量与经得起磨练的硬件软件验证,同时也需要一个快速周转期,以满足极富挑战的面世时间需求。 “我们扩大采用Palladium XP平台,是因为其高性能、
[半导体设计/制造]
Cadence携手CommSolid开发全新NB-IoT基带IP,进军移动IoT市场
楷登电子(美国 Cadence 公司)今日宣布,将与移动IoT公司CommSolid展开合作,为超低功耗移动通讯环境开发度身定制的全新基带 IP,并结合最新发布的 3GPP 窄频带物联网( NB-IoT )通讯标准,发力迅速发展的移动IoT市场。下面就随网络通信小编一起来了解一下相关内容吧。 CommSolid将单颗 Cadence ® Tensilica® Fusion F1 DSP与其最新CSN130基带解决方案集成,用于超低功率modem运行;以及包括语音触发、音频识别与传感器融合在内的智能 IoT 应用。Tensilica解决方案易于和片上系统(SoC)设备集成,是经过预先验证和授权的知识产权IP,可以降低项目
[网络通信]
Cadence中国用户大会 CDNLive八月上海盛大召开
三十家顶尖IC公司将在CDNLive大会分享设计成果,覆盖从IP、设计实现、验证、模拟、PCB和封装的全半导体流程 中国上海7月30日 - 全球电子设计创新领先公司Cadence设计系统公司 (Cadence Design Systems, Inc.)宣布:将于8月13日(星期四)在上海浦东嘉里大酒店举办一年一度的中国用户大会 CDNLive China 2015!以 联结,分享,启发! 为主题的CDNLive大会将集聚超过700位IC行业从业者,包括IC设计工程师、系统开发者与业界专家,将分享重要半导体设计领域的解决方案和成功经验,让参与者获得知识、灵感与动力,并为实现高阶半导体芯片、SoC设计和系统挑战提供解决方案
[半导体设计/制造]
Cadence收购NI旗下子公司AWR,加速5G RF发展
楷登电子(美国Cadence公司)宣布已经完成对National Instruments(美国国家仪器公司)旗下子公司AWR Corporation的收购事宜。AWR Corporation的技术和人才将推进Cadence在5G 射频通信领域的发展,支持航空航天与国防、汽车及无线市场的系统创新。 早于去年12月,楷登电子与NI共同宣布,就Cadence意向收购AWR Corporation达成最终协议。 据了解,AWR是NI的全资子公司。AWR是高频RF EDA软件技术的领先供应商,其产品在半导体、航空航天、国防、通信和测试设备行业中用于设计射频和高频元器件和系统。 此
[网络通信]