基于FPGA的IJF数字基带编码的实现

发布者:colchery最新更新时间:2006-05-15 来源: 现代电子技术关键字:波形  余弦  脉冲  编码 手机看文章 扫描二维码
随时随地手机看文章

1 引言

20世纪80年代初,加拿大渥太华大学的费赫教授(K.Feher)领导的科研小组发明了IJF-OQPSK调制技术。IJF-OQPSK中文名称叫做无码间干扰和抖动-交错正交相移键控。他是现代数字恒包络调制技术中新型的调制技术之一。

进行这种调制时,首先要对数字基带信号进行IJF编码,将其变换成一种无码间干扰和抖动、频谱主瓣窄、具有快速滚降的基带波形,然后再用OQPSK调制。这样,调制后的基带信号就具有了以下特点:以调波的相位平滑连续,而且每个号码内的相位变化不会超过π/2,以调波的包络近于恒包络,频谱主瓣窄,高频滚降快,带外能量低。

2 IJF编码原理

在数字传输系统中,与误码率有直接关系的是接收信号在取样点上的值与理想值的偏差。若排除噪声的影响,则误差主要来源于传输过程中的码间干扰和取样点的定时抖动。在实际工程系统中,用奈奎斯特脉冲代表随机二进制数据,他的主瓣占2b宽度。由于奈奎斯特脉冲拖尾的存在,使得合成波形的过零点向左或右偏移,产生定时抖动。另外,拖尾还会造成波形的幅度起伏,使误码率提高。IJF编码的特点是采用一种新的基带成形脉冲--时限双码元间隔脉冲,因其不存在振荡尾巴,从而消除了码间干扰和定时抖动。

2.1 IJF编码波形--时限双码元间隔升余弦脉冲

双码元间隔升余弦脉冲,当滚降系数a=1时,其表达式为:

其他特性如下:

(1)脉冲边缘处,即t=±Ts,其值为零。

(2)t=±Ts/2处,脉冲幅度为峰值的一半;

(3)在t=0处,为脉冲峰值。

如果采用双码元间隔升余弦脉冲代表随机二进制序列中的“1”和“0”,且当前脉冲总是在前一个脉冲的中点开始,可以证明由此得到的代表随机二进制序列的波形,其频谱特性和单个双码元间隔升余弦脉冲的特性一样。

分析双码元间隔升余弦脉冲可知,S(t)为一偶函数,且满足如下2个条件:

以上条件保证了由双码元间隔升余弦脉冲同步叠加厚的随机波形为一连续信号,即S(t)和S(t-Ts)之和,在一个码元间隔内任何时刻均为1;而他们之差为一偶函数。由于双码元间隔脉冲在t≥±Ts时,其值为零,因而不存在码间干扰;t=Ts/2时,幅值为峰值的一半,表示数字1和0的正负脉冲同步叠加后,合成波在Ts/2处总为零。因此过零点固定,也不会产生定时抖动。

2.2 IJF非线性滤波器编码方法

实现IJF编码方法有脉冲叠加法,横向滤波器法和非线性滤波器法等几种。非线性滤波器法实质上是一种分段合成IJF波形的方法。

单码元间隔偶脉冲和奇脉冲,根据式(2)可导出:

式(6),(7)表达了无符号间抖动和码间干扰的条件。根据随机二进制数据相邻位(bit)的变化,利用式(3),(4)定义的单间隔脉冲,可导出构成IJF编码的4个基本波形函数S1-S4

式中xn为当前比特,xn-1为前一比特。

设输入的数据(NRZ)信号为:

他是随输入数据变化的随机序列,其波形可视为4个基本波形的组合,即:

由此可得出非线性转换滤波器IJF编码信号形成的方案,如图1所示。

3 IJF编码的FPGA实现

首先给出一个IJF-OQPSK调制器的组成原理框图如图2所示。其中的串并变换、延时、差分编码和IJF编码采用XILINX公司的FPGA器件SPARTANII XC2S200来实现。I,Q两支路经IJF编码成形的数据通过数/模转换器AD9765转换为模拟幅值送入正交调制器AD6122后得到70MHz中频的IJF-OQPSK调制信号。

有上述的分析可以看出,IJF-OQPSK调制的关键在于IJF编码。下面重点讨论IJF编码的FPGA实现方法。

由式(9)和图1可看出,IJF编码的过程就是根据前后码元的组合关系去波形系数表中查表,以一定的采样时钟取得相应的波形系数从而实现波形成形。因此首先需要建立波形系数表。假设原始输入数据信息速率为2Mb/s,经过串并转换后I,Q支路码速率为1Mb/s,若以50MHz的时钟采样,则每个码元需要50个波形采样数据,理论上有4种基本波形,需要存储200个波形数据,但S1(t)=+1,S2(t)=-1是固定值,不需要存储单元,只需对进行存储即可,共需要100个存储单元,由于FPGA后端的数/模转换器AD9765为12位,因此存储单元中的地址线宽度为7位,数据线宽度为12位。这里采用XILINX的COREGenerator提供的IP核Single Prot Block Memory来构建ROM用于存储波形系数。此IP核的一些主要特点是:

(1)支持Virtex,VirtexII,SpartanII,SpartanIIE等系列的FPGA;

(2)可以被配置为ROM或者单口RAM;

(3)支持的数据宽度是1-256b;

(4)数据深度支持2-1M个数据。

关于IP核的生成与使用方法可以参考文献[1]。生成的ROM还需向其中添加coe文件,即波形系数表,其文件格式如下:

其中关键字MEMORY_INITIALIZATION_RADIX说明了ROM数据的进制(2,10,16可选)。GLOBAL_IN1T_VALUE定义了全局初始值。MEMORY_INITALIZATION_VECTOR即定义了IJE编码的波形系数表。其中前50个系数对应着,后50个系数对应着。最终生成的波形系数ROM如图3所示。此方法生成的ROM将使用FPGA提供的BLOCK RAM,而不会占用distribute RAM,从而节省了宝贵的可编程资源。

4 结语

图4显示了IJF-OQPSP与OQPSK基带编码和调制信号频谱的比较。从图4可以看出,采用时限双码元间隔升余弦脉冲波形进行的IJF编码,在时域具有光滑连续的优点,而且非常适宜于数字实现。已经证明双码元间隔升余弦脉冲波形是时域分布长度有限的最佳波形[2],可以做到理论上的无码间干扰和相位抖动。IJF编码后使得信号的相位路径变得连续、平缓,从而在很大程度上改善了信号的谱性能。由图4可以看到IJF-OQPSK调制信号的功率谱性能明显好于QPSK的功率谱,不仅衰减速度快,而且主瓣宽度与QPSK保持一样的情况下旁瓣宽度压缩为QPSK信号旁瓣宽的一半。通过对其功率谱的分析比较可以看出,IJF-OQPSK调制体制在频谱资源愈显紧张的形势下,具有较大的应用潜力。

本方案采用FPGA和集成器件来实现IJF编码和IJF-OQPSK调制具有高度集成化、配置灵活、性能稳定、易于实现的特点,由于IJF编码有很多性能更好的变形,只需在此基础修改ROM中的波形系数即可进一步实现多种IJF编码方案。

关键字:波形  余弦  脉冲  编码 引用地址:基于FPGA的IJF数字基带编码的实现

上一篇:中断在TMS320C54x系列DSP中的应用
下一篇:中断在TMS320C54x系列DSP中的应用

推荐阅读最新更新时间:2024-05-02 20:24

利用KEIL的软件仿真的逻辑分析仪功能观察GPIO的波形
在日常工作中,逻辑分析仪和示波器是MCU工程师必不可少的工具,有时候程序有BUG的时候就需要用到这些工具看波形,从而更快地定位到问题所在,进而解决问题。 但是除了成本以外,我们也不可能时时刻刻把这些工具携带在身边,所以keil的软件仿真功能中的逻辑分析仪在这个时候就体现出非凡的意义了。 下面的使用步骤是我通过查阅网上资料以及自己实践得出的,如果错漏,敬请斧正: 1、首先,设置options for target: ①Target页的设置:           图1:options for target - Target Target界面中,选择跟正确的晶振大小,我使用的是8MHz的外部晶振。这个选项在软件仿真
[测试测量]
利用KEIL的软件仿真的逻辑分析仪功能观察GPIO的<font color='red'>波形</font>
NASA打造脉冲导航理想技术解决方案
脉冲星是“死亡”以后的恒星,其自转速度很快,会从磁极方向发射出功率强大且又有规律的电磁脉冲信号。不同脉冲星发射出的脉冲信号频率不同,时间间隔从数秒到数毫秒不等。目前,美国国家航空航天局(NASA)首次建造测试平台模拟脉冲星发射脉冲。   该测试平台名为“戈达德”(Goddard)X射线导航实验室测试平台,用来对下一代X射线导航技术进行测试和论证,以及对NASA机遇探索任务军民两用设备进行验证。未来,该测试平台将用来验证“中子星内部构造探索/X射线授时和导航技术空间站探索”(NICER/SEXTANT)先进技术。   该测试计划将在2017年国际空间站上进行,届时将通过对于中子星类似的脉冲星进行观察来研究中子星内部构造,同时
[模拟电子]
NASA打造<font color='red'>脉冲</font>导航理想技术解决方案
高速任意波形发生器的设计
任意波形发生器是目前电子测量仪器中发展最为快速的产品之一。它既可输出标准函数信号,也可以产生由用户定义的非标准函数波形(任意波形)信号,并且有丰富的模拟调制(AM,FM,PM)和数字调制(FSK,PSK)功能,能为不同的应用领域提供各种标准或非标准信号,尤其在水下声纳、通信、雷达导航、电子对抗等装备的研制、生产、维修中,是必不可少的信号发生器。基于数字频率合成技术,给出高速任意 波形发生器的设计方案。 1 高速任意波形发生器的硬件设计 1.1 任意波形发生器的工作原理 目前任意波形发生器的产生有两种方案,一种方案是采用直接数字频率合成(DDS)技术产生任意波形,工作原理如图1所示。 一个标准的DDS电路
[模拟电子]
利用FPGA进行高速可变周期脉冲发生器设计
   1 概括 要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。采用数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。为了使之具有高速、灵活的优点,本文采用atelra公司的可编程芯片FPGA设计了一款周期和输出个数可变的脉冲发生器。经过板级调试获得良好的运行效果。    2 总体设计思路   脉冲的周期由高电平持续时间与低电平持续时间共同构成,为了改变周期,采用两个计数器来分别控制高电平持续时间和低电平持续时间。计数器采用可并行加载初始值的n位减法计数器。设定:当要求的高电平时间以初始值加载到第一个减法器中后,减法器开始减计数,计数到零时自动停止,同时启动第二个记录低电平持续时间的
[嵌入式]
利用FPGA进行高速可变周期<font color='red'>脉冲</font>发生器设计
怎样理解示波器的波形捕获率,捕获周期
示波器的波形捕获率,顾名思义,就表示示波器单位时间内捕获多少次波形,其单位在英文中写作“wfm/s”(wfm是waveform的简写),中文现在一般就写作“次/秒”、“帧/秒”。譬如鼎阳科技智能示波器SDS3000系列波形捕获率最大可达到100万次/秒,就表示示波器每秒钟能捕获100万个波形并显示在示波器的屏幕上。 而同类基于Windows操作系统的示波器的波形捕获率很多只有每秒2500次,有的只有几百次。 每秒捕获100万次波形,就相当于示波器每秒有100次的单次触发。 除了早年T公司示波器搞的DPX,是波形刷新率,纯粹是“象素”的刷新,现在我们谈的波形捕获率实质就是波形触发率,触发一次,示波器上的波形就刷新一次。 波形捕获
[测试测量]
怎样理解示波器的<font color='red'>波形</font>捕获率,捕获周期
操作演示 | 如何将示波器波形直接保存到PC端
上期视频跟大家一起分享了示波器波形存储到U盘的操作过程,本期就来为大家讲讲如果将波形直接保存到PC端。 感兴趣的话就来一起看看吧~
[测试测量]
利用示波记录仪捕获采集中的波形异常的方法
概要:波形的稳定性分析一直是工程师们关注的重点,然而在对波形的长时间监控中,突发的数据干扰往往难以捕捉定位,成为了广大工程师们的心头之患。本文将介绍几种实用分析功能,协助工程师们快速定位异常数据位置。 一、波形累积 在使用电子测量仪器的使用,波形查看是最常用的一个功能。为了确保波形是否稳定运行,工程师们往往需要对观测信号进行长时间采样检测,本文将介绍ZDL6000示波记录仪常用的3种波形异常检测功能,工程师可以通过这些功能迅速定位到异常数据的发生位置,从而大幅度提高测试效率。 图 1波形累积 二、参数测量 仅仅通过波形的直观表现分析异常信号,需要工程师对于波形特性有一定的了解,ZDL6000示波记录仪标配
[测试测量]
利用示波记录仪捕获采集中的<font color='red'>波形</font>异常的方法
美国国家半导体全新均衡器,可将FR-4 底板数据传送距离延长一倍
二零零七年八月一日-- 中国讯 -- 美国国家半导体公司 (National Semiconductor Corporation)(美国纽约证券交易所上市代号:NSM)宣布推出两款低功耗的无源均衡器。其性能不但高于其他无源的竞争产品,而且功能比有源均衡器更齐备及容易使用。 低功耗的DS38EP100均衡器可将FR-4印制电路板上长达40 英吋的传输线路均衡,并确保数据传输率可高达3.125Gbps,而且传送距离也比其他无源均衡器长一倍。与有源均衡器比较,美国国家半导体的DS38EP100及DS80EP100均衡器的功能更为齐备。这两款芯片无需电源或接地,而且可以支持任何类型的高速差分信号传输技术,如包括电流模式逻辑(CML)、低
[新品]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved