Xilinx的Alveo™ 数据中心加速器卡产品又添新成员

发布者:雅致小筑最新更新时间:2018-11-14 关键字:Xilinx 手机看文章 扫描二维码
随时随地手机看文章

自适应和智能计算的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出近期刚面市的 Alveo™ 数据中心加速器卡产品组合的最新成员 Alveo U280。Alveo U280 卡将提供全新功能,包括支持高带宽存储器 (HBM2) 和最前沿的高性能服务器互联功能。此外,赛灵思同时还宣布戴尔 EMC 成为首家获得Alveo U200 加速器卡的服务器厂商。通过提供Alveo U200 加速器卡,戴尔 EMC将支持客户通过选定的戴尔 EMC PowerEdge 服务器加速各种关键 HPC 工作负载和其他工作负载。Alveo 是一类功能强大的加速器卡产品组合,旨在大幅提升从云端到本地数据中心使用的行业标准服务器的性能。

 

赛灵思数据中心副总裁 Manish Muthal 表示:“我们很高兴并欢迎 EMC 成为我们的产品上市的合作伙伴,同时推出 Alveo U280 更是双喜临门。Alveo U280 适用于受存储器限制的应用,使其可以受益于行业标准的HBM2和出色的吞吐量。这款全新的加速器卡是 Alveo 产品组合的强有力补充,必将引起客户与合作伙伴的极大兴趣。我们致力于为我们的客户提供新的产品,满足甚至超越其在各种关键应用中对关键数据中心加速的需求。”

 

Alveo U280

新款 Alveo U280 加速器能在每秒 460 千兆字节速率下,提供 8 千兆字节的 HBM2存储器,从而为数据库、分析和机器学习推断等受存储器限制的计算密集型应用提供了高性能、灵活应变的加速优势。U280 加速器卡内置支持 CCIX 的 PCI Express 4.0,借助即将推出的 CCIX 主机处理器,可充分利用最新的服务器互联基础设施,实现高带宽、低时延、高速缓存一致共享存储器访问。所有这些功能都旨在支持当今要求苛刻的HPC环境以及其他常见的数据中心工作负载,如金融交易、风险建模、数据库加速等。

 


image.pngimage.png

Alveo U280图示

 

戴尔 EMC PowerEdge Alveo U200 认证

戴尔 EMC PowerEdge 服务器率先认证 Alveo U200 加速器的服务器,并将于2018年 12 月开始供货。Alveo 加速器卡将获得全面认证并可在 PowerEdge 服务器中使用,其中包括PowerEdge R740、R740xd、R7425、R840 和 R940xa。

 

戴尔 EMC 服务器与基础设施系统产品管理与市场营销高级副总裁 Ravi Pendekanti 表示:“Alveo U200 通过戴尔 EMC PowerEdge 服务器的合格性认证,让我们能够面向客户提供基于赛灵思 FPGA 的加速解决方案,进而满足当今现代数据中心中快速增长的计算需求。我们与赛灵思的紧密合作,将帮助我们开发业界一流的加速解决方案,使从视频流到风险管理以及金融服务等广泛应用领域的客户均能从中受益。”

 

2018 年超级计算大会 (SC 2018, Super Computing 2018)演示

赛灵思将在 2018 年超级计算大会第 927 号展台上展示 Alveo U280 面向数据库散列连接查询可实现的 8 倍加速,以及搭载 Alveo U200 的戴尔 EMC PowerEdge 服务器。更多展台演示还包括:

 

使用 Alveo U200 的 IBM Power AI 视觉推断;

使用 Alveo 的 Boxx 密集计算加速系统;

三星智能 SSD;

使用 Eideticom 附带 NVMe 加速实现的 100Gbps 压缩;

ScaleFlux Accelerating Cloudera Hadoop 的计算存储;

CCIX 提供支持的无缝 KVS 加速。

 


关键字:Xilinx 引用地址: Xilinx的Alveo™ 数据中心加速器卡产品又添新成员

上一篇:Microchip推出高度集成的LoRa系统封装(SiP)系列
下一篇:TE Mini I/O产品家族又添新成员

推荐阅读最新更新时间:2024-03-30 23:56

ADI推出最新快速原型制作套件AD-FMCDAQ2-EBZ
套件包含硬件和软件,采用包括Xilinx® Ultrascale™和Zynq®的FPGA平台,快速地从原型制作转至量产 。 中国,北京 — Analog Devices, Inc. (ADI: NASDAQ)最近推出一款快速原型制作套件,其可简化宽动态范围GSPA数据转换器到FPGA(现场可编程门阵列)的连接。 数字和模拟设计人员可以采用快速原型制作套件AD-FMCDAQ2-EBZ,在主要的FPGA平台(包括Xilinx的UltraScale FPGA,以及Zynq用于雷达、仪器仪表、无线电和其它数据采集应用的所有可编程SoC器件)上快速地对高速JEDEC JESD204B SerDes(串行器/解串器)GSPA数
[嵌入式]
ADI推出最新快速原型制作套件AD-FMCDAQ2-EBZ
AI时代,FPGA成为三大处理器主流芯片之一
说起FPGA(Field-Programmable Gate Array),即现场可编程门阵列, 本是硬件工程师才能玩转的半导体芯片,而今却随着工艺的进步和当今人工智能(AI)时代的发展和数据的爆炸性发展,一举跻身三大处理器主流芯片:FPGA,CPU,GPU。 )之一。由于其在硬件和软件端同时具有的天生的超性能和灵活性特征,当AI遭遇多场景而导致落地难时,越来越多的创新者将目光聚焦在了灵活应变的FPGA及基于FPGA的衍生产品上,FPGA迎来了巨大的发展机遇。 赛灵思大中华区销售副总裁唐晓蕾赛灵思技术日活动上发表演讲,希望更多的开发者受益于超高性能且灵活应变的赛灵思人工智能解决方案。 为此, 作为世界第一大FPGA厂
[嵌入式]
AI时代,FPGA成为三大处理器主流芯片之一
赛灵思实现对多通道杜比数码专业编码功能的支持
全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX))日前宣布,现场可编程门阵列 (FPGA) 首次实现对多通道杜比数码专业编码功能的支持。利用这种实施在赛灵思 Virtex®-5 器件中的编码功能,广播设备开发人员可针对快速变化的设计要求做出极其灵活的反应,充分满足高性能、低功耗系统和精简材料清单的需求,以降低开发成本。 赛灵思与业界领先的可重配置多媒体与通信IP 模块供应商 Coreworks联手协作,向 Virtex-5 FPGA 移植了杜比数码5.1 通道专业编码器并进行了验证。该解决方案还将应用于最新一代的高性能 Virtex-6 和低功耗、低成本的 Spar
[嵌入式]
彭博社:AMD收购赛灵思需克服现金流不足问题
本周四,据《华尔街日报》报道,AMD正在紧锣密鼓计划以300亿美元收购赛灵思,这则重量级新闻引发了业内震动。彭博社在第一时间转引报道时分析,AMD的这则收购交易需要克服现金流不足的问题。 周四赛灵思收盘时股价为105.99美元,市值达到259亿美元,约为AMD的四分之一。 2014年之前,AMD曾遭遇严重的销售与研发危机,被竞争对手英特尔挤压得市场份额只剩不足1%。不过2014年之后,AMD在新任掌舵者苏姿丰(Lisa Su)的带领下再度崛起,在笔记本电脑和台式机处理器领域重新打开了局面。 彭博社分析,AMD对赛灵思的收购欲望,背后反映了诸如亚马逊、谷歌等云服务提供商需求的不断增长。这些大型互联网公司在新数据中心上投入大量资金
[手机便携]
5G真香,赛灵思加入了Open RAN政策联盟
7月29日,赛灵思宣布加入Open RAN政策联盟,支持Open RAN 5G技术的开发和部署。 Open RAN政策联盟的成员提倡将Open RAN作为首选解决方案,提高多厂商生态系统的互操作性和安全性。 据悉,Open RAN政策联盟旨在补充O-RAN联盟的标准工作和Facebook的TIP推动的全球部署。Facebook也是这一联盟组织的创始成员之一。 赛灵思一直是O-RAN联盟的活跃成员,同时也是5G移动网络3GPP规格的制定方之一。据悉,加入Open RAN政策联盟后,赛灵思将继续与联盟成员和关键利益相关方共同协作,确保5G网络和未来网络能够实现开放式开发、具有互操作性且能够灵活应变。 赛灵思执行副总裁兼有线与无线事业部
[手机便携]
Xilinx即将宣布与TSMC达成合作协议开发28nm
据外媒报道,Xilinx将在星期一举办的年度分析师日中公布重大消息:宣布与一个新的代工厂进行合作。 根据分析师所述,FPGA供应商赛灵思极有可能在28nm时采用TSMC来进行代工制造。 Broadpoint AmTech的一位分析师称,该消息会在分析日当天正式宣布。 实际上,与Altera不同,Xilinx一直采用的是双代工厂策略,包括采用UMC的45nm进行Virtex-6芯片制造以及采用三星进行的40nm Spartan-6代工合作。而在45nm制程上,Xilinx落后于采用TSMC代工的Altera公司。 该位分析师表示:“Xilinx一直与Altera在芯片制程的路线图上进行竞争,我们
[嵌入式]
<font color='red'>Xilinx</font>即将宣布与TSMC达成合作协议开发28nm
赛灵思Verilog(FPGA/CPLD)设计小技巧
以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查。   可靠性    **为时钟信号选用全局时钟缓冲器BUFG   • 不选用全局时钟缓冲器的时钟将会引入偏差 。    **只用一个时钟沿来寄存数据   • 使用时钟的两个沿是不可靠的因为时钟的某沿或者两个沿会漂移; 如果时钟有漂移而且你只使用了时钟的一个沿你就降低了时钟边沿漂移的风险。   • 这个问题可以这样来解决就是允许CLKDLL自动纠正时钟的占空比以达百分之五十的占空比否则强烈建议你只使用一个时钟沿    **除了用CLKDLL或DCM产生的时钟外不要在内部产生时
[嵌入式]
专访赛灵思公司总裁兼首席执行官 Moshe Gavrielov
赛灵思CEO Moshe: “嵌入式产业的发展会向嵌入式计算方向发展。产业对网络互联性、数字信号处理以及不亚于桌面系统的计算能力的需求会越来越大。赛灵思在2011年12月交付的ZYNQ系列正是这个趋势的代表,它在一颗芯片上集成了可编程逻辑的硬件可编程与灵活性以及双核ARM处理器所带来的可媲美桌面系统的处理能力。” “通过与上海市劳动保障局的合作, 赛灵思致力于把全球最权威的FPGA可编程人才培养教程及评测方法、最新的芯片和工具引入中国, 支持如火如荼的中国嵌入式创新事业。”
[嵌入式]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新物联网文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved