晶圆烘焙技术即将遇到瓶颈 光刻波长接近极限

      据已从AMD经剥离的GLOBALFOUNDRIES公司称，晶圆烘焙技术即将遇到瓶颈——但是他们已经为此做好了准备。该公司还表示，他们对待芯片材料最近进展的方法要优于Intel，并且将被后者的竞争对手台积电所使用。

　　近日，GLOBALFOUNDRIES在首次Global Technology Conference年度大会上与来自全球各地的数百位芯片设计者分享了他们的计划，并且解释了GLOBALFOUNDRIES为什么是一家值得信赖的芯片制造商。

　　芯片制造者即将遇到一个瓶颈，那就是对于现有光刻技术来说，光波太长儿无法继续有效地进行微缩以制造出体积更小的晶体管。当然，这有些过于简单，但是你不得不考虑到。

　　GLOBALFOUNDRIES技术和研发高级副总裁Gregg Bartlett向参会者表示，目前的高端技术——也就是193纳米浸入光刻技术，被引入45纳米节点——正在接近其极限。他说：“现在实际上我们正处于波长区间变化的末端。”

　　概括地说，目前有两种浸入光刻技术，单图案微影和双图案微影。双图案微影可以制造出体积更小的芯片，但是不仅复杂，而且昂贵。 Bartlett表示：“双图案微影浸入光刻技术未来将被用于20纳米技术节点中。”但是尤其复杂性和成本方面的挑战，涉及的费用“实际上降低了它作为一项可选光刻技术的吸引力”。

　　据Bartlett称，目前有几个可供选择的替代方案：“我们知道目前需要一些突破性的创新来推动这个技术路线图的继续向前延伸。目前已经有了一些选择，例如MULTI-E-BEAM直接写入、超紫外线光刻甚至是纳米压印技术。”

　　GLOBALFOUNDRIES将赌注压在了超紫外线光刻技术（即EUV）上。Bartlett表示：“我们确实将EUV放在了我们的技术路线图中。”

　　不过这并不是简单地将这些双图案微影系统从晶圆中剥离出来，然后用EUV组件将其替代。Bartlett表示：“EUV并非没有挑战。”其中，无缺陷的掩膜就是一个重大难题，另外还有线边缘粗糙度以及能耗等。

　　Bartlett指出，掩膜和线边缘粗糙度的问题正在改善中，但尽管“过去十几年中已经有了几个数量级的改善”，但其能耗和吞吐量还没有达到他所谓的“交叉点”上。不过，他的确表示了对进展速度的满意。

　　另外一个就是总拥有成本的问题。EUV的固定成本仍然是单图案微影的两倍。在化学和掩膜成本等方面，EUV的成本效率要高于双图案微影。

　　但是谈到EUV具有需要双图案微影的明显优势时，Bartlett表示：“因为你可以使用EUV，它实际上提供了一个削减成本的机会。”

　　他表示，在过去十几年中，GLOBALFOUNDRIES（作为AMD的一个分公司）已经在EUV开发上取得了重要的进展。例如在2008年 GLOBALFOUNDRIES成功实现了首个在45纳米测试芯片上的全场EUV图案，并且从位于德国Dresden的制造工厂出货了60多个EUV掩膜，并且在解决线边缘粗糙度问题方面“继续领先”。

　　GLOBALFOUNDRIES计划2012年在其位于纽约Saratoga County的Fab 8工程开发他们首个基于EUV的生产设备。Bartlett表示，EUV光刻晶圆的批量生产预计在2014年～2015年之间。