采用UWB技术的脉冲发生器的设计与实现

发布者:雅致人生最新更新时间:2011-06-29 关键字:UWB技术  脉冲发生器 手机看文章 扫描二维码
随时随地手机看文章

  传统数字通信是通过在信道中发送包含信息的模拟波形来实现通信的,而超宽带(UWB)通信是通过发送和检测极窄脉冲序列来实现通信。这种脉冲的脉宽只有1个多ns,有的甚至小到lns,并目.其带宽可以达到或者超过3GHz。

  从本质上讲,产生ns级宽度短脉冲的信号源是UWB技术的前提条件。单个无载波窄脉冲信号有两个特点:是激励信号的波形为具有陡峭前后沿的单个短脉冲,是激励信号具有从直流到微波的很宽的频谱。目前产生脉冲源的两类方法为:1.光电方法,基本原理是利用光导开关的陡峭上升,下降沿获得脉冲信号,是最有发展前景的一种方法。2.电子方法,基本原理是利用晶体管P N结反向加电,在雪崩状态的导通瞬间获得陡峭上升沿,整形后获得极短脉冲,这是目前应用最厂一泛的方案。受晶体管耐压特性的限制,这种方法一般只能产生几十V到上百V的脉冲,脉冲宽度可以达到lns以下。

  阶跃恢复一二极管(SRD)也是一种PN结二极管,但它在管芯设计和结构工艺上采取了一些特殊的措施,能够获得电流的"阶跃",可以用来产生很窄的脉冲。本文就着重讨论使用阶跃恢复二极管产生窄脉冲的方法。

  脉冲发生器的设计与实现

  阶跃二极管产生极窄脉冲的原理传统窄脉冲产生的基本原理是通过器件所存储能量经由高速开关器件快速放电而得到。提高输出脉冲性能的途径有两个:增加器件存储的能量,加快器件放电速度。这两种方法都依赖于高速开关器件,因此,高速开关器件是超宽带脉冲信号产生的关键。

  

脉冲发生器的设计 www.elecfans.com


 

  阶跃恢复二极管是一种充分利用少子储存效应的器件。作为一种PN结二极管,普通整流管要求正向时管子导通,反向截至,因此少子储存效应对整流器件显然是不利的。而对阶跃二极管,当加上正向电压时,大量少数载流子注入I层并储存起来,反向时由于少子基本上被反向电场提取完毕,器件在极短的阶跃时间内关断,关断瞬间产生了电流跳变,形成一个很窄的脉冲。

  理想的阶跃恢复二极管在正向和反向偏置时,具有两种阻抗状态。正向:

  

 

  相当于低阻抗短路状态;反向

  

 

  为高阻抗状态。简化的脉冲串发生器电路如图1所示。频率为f,的激励信号使阶跃管正向导通,直至二极管的储存电荷释放完为止,脉冲发生器的等效电路如图2所示。此时输出电压维持在阶跃管的接触电势Φ。与此同时,激励电感L中储存输人信号的能量。当输入信号电压同阶跃管的偏压大小相等、符号相反,而储存电荷又降为零时,阶跃二极管自低阻抗状态转为高阻抗状态。脉冲发生器的等效电路如图3在R\'上造成如下形式的阻尼振荡 所示,激励电感释放其储存能量,电压:而p是阻尼振荡角频率

  

 

  

(3)

 

  实际上,在负载R\'上能观察到半周期的仅仅是此阻尼振荡波形的第一个,因为电压超过管子的接触电势时,阶跃二极管又重新处于低阻抗状态,输出电压将维持在Φ。所以在输入频率为f1的连续信号作用下,脉冲发生器的输出电压波形将是窄脉冲串,每个脉冲之间的间隔为1/f1,脉冲根部宽度为

  

[page]

  脉冲产生电路及分析

  阶跃恢复二极管的工作依赖于载流子的复合,在设计电路时,为了获得高效率与高输出功率,二极管的载流子寿命τ愈长愈好,阶跃时间tst愈短愈好。τ下与tst;。是一对互相制约的参数,在选管子时应综合考虑,τ主要决定阶跃二极管的输入信

  

 

  阶跃时间则决定了二极管高次谐波的上限,tst越小,则高次谐波越丰富,倍频效率越高。二极管产生谐波的上限频率以阶跃时间的倒数来定义,存在以下关系:

  

 

  为避免传输线对脉冲发生器过载,在50Ω系统中,阶跃管阻抗的要求为l0(Q)

  

 

  

 

  为避免传输线对脉冲发生器过载,在50Ω系统中,阶跃管阻抗的要求为l0(Q)[page]

  电路原理图

  实际的脉冲发生器电路包括阶跃管、激励电感、高频调谐电容、阻抗匹配网络、偏置电路等,如图4所不。

  

 

  (4)匹配网络设计

  为了使脉冲发生器的输入电阻与信号源内阻(一般为50Ω)匹配,较简便的办法是采用变阻低通滤波器。匹配电路的简化等效电路如图5所示,该电路可看成是集中参数半节Г形阻抗变换器。对于这种电路,

  

 

  (5)偏置电路设计

  一般采用自偏置电路。自给偏置的产生过程简述如下:在外加交流电压超过二极管的接触电位差Φ的时间间隔内,二极管的正向电阻远小于R,信号源通过小的正向电阻向电容c.充电;当外加交流电压小于D值并使二极管进入反向工作区域时,二极管呈现很大的电阻(与R比较而言),电容C1通过电阻R放电。如果C1R的时间常数比基波电压的周期大得多,则放电电流可以认为是一常数;于是在电阻R上就产生一个压降,其值为I0R,并反向地加在二极管上。由于这一偏压是整流电流引起的,所以随着激励电压幅度的变化,偏压随之改变,从而可以自动调节工作点。偏压电阻值可按下式估算:

  

 

  c3的原理与c1一样,但其充放电过程与C1相反。如果电路中去掉c3则电路的输出端就没有一个压降,所得的脉冲就是一个高斯脉冲波形;如果电路中有C3,所得脉冲就是一个高斯脉冲的一阶导数。

  实验结果

  上述公式只能对元器件的值进行大概的估算,还要通过反复实践进行修正。笔者在电路调试过程中,为了得到较窄的脉冲宽度,反复实践修正元器件的值。利用信号发生器产生31MHz,24dBm的正弦波作为电路的触发信号源,c1和cc可选用几万pF的大电容,偏置电容C3的容值尽可能小。自偏置电阻R为几十Ω或几百Ω,通过对R的微调,可以改变产生脉冲的重复周期。cm和ct分别为7 8 0 p F和390+45pF。LM和L分别为30nH和70nH的空心电感线圈。其中微调激励电感L的感值对脉冲的波形影响尤为明显。图6是从示波器上观察到的高斯脉冲的一阶导数波形(有偏置电容c3),脉宽1.5ns左右,Vpp为7V。

  实践表明,有时理论计算的数值与实际电路的数值相差颇大,其可能的原因是:管子参数的误差及离散性较大;设计中没有考虑寄生参量以及输入回路与输出回路之间的影响;大信号(特别是过激励)的理论尚不完善。

 

关键字:UWB技术  脉冲发生器 引用地址:采用UWB技术的脉冲发生器的设计与实现

上一篇:数字化超声探伤仪原理及UT检测技术
下一篇:遥测文件截取器软件设计与实现

推荐阅读最新更新时间:2024-03-30 22:15

基于FPGA电火花加工脉冲电源的设计与研究
引 言       数控电火花(electrical discharge machining,EDM)机床是一种实现工件精密加工的特种加工工具。早期的电火花成型加工机床的脉冲电源电路是用分立元件组成,或者是用单片机来实现。分立元件电路设计复杂,电路调试困难,基于单片机或者是32位的嵌入式CPU的脉冲电源性能有了很大的提高,也具有了很高的智能性,但对于不同的处理器,其移植性不太好,而且如果硬件电路一旦完成就不能进行更改与升级。而采用现场可编程门阵列FPGA在很好的继承单片机或者是嵌入式CPU设计的电源的优点的同时,还拥有一些新的特点。本文提出的方案采用的是Altera公司的cylone II芯片,将Altera提供的NIOS II
[电源管理]
采用DSP与CPLD的三相五电平变频器PWM脉冲发生器
   1 引言   近年来,多电平变换器成为电力电子研究的热点之一,它主要面向中压大功率的应用场合。目前,有三种基本的多电平变换器拓扑结构 :①二极管箝位型;②飞跨电容型;③级联型。   几种拓扑结构各有其优缺点,但相对而言,级联型多电平变频器具有更独特的优点,它的结构如图1所示。它无需箝位二极管和电容,易于封装,不存在电容电压平衡问题,可采用砜丶际酰员苊獗恐睾哪艿淖枞菸盏缏贰1疚闹饕樯芑谠夭ㄒ葡嗟髦品椒ǖ募读腿辔宓缙奖淦灯鞯腜WM脉冲发生器的实现方法。 图1 三相五电平变频器结构图   2 载波移相SPWM技术   所谓移相式PWM技术就是将调制波和载波的频率固定不变,调制波的相位
[单片机]
采用DSP与CPLD的三相五电平变频器PWM<font color='red'>脉冲发生器</font>
UWB技术在家庭和有线电视网络中的应用
  超宽带技术UWB(Ultra Wideband)始于20世纪60年代兴起的脉冲通信技术,利用频谱极宽的超短脉冲进行通信,又称为基带通信、无载波通信。由于其具有低功耗、高带宽、高传输速率、低复杂性、抗多径能力强、发射信号功率谱密度低、安全性高等优点,预计未来几年UWB技术将在和人们生活密切相关的数字家电和消费网络设备中得到推广,在有线电视网络及家庭网络中会得到广泛应用。 一、超宽带技术的基本原理   2002年2月,美国联邦通信委员会(FCC)修订了第15标准,定义UWB信号为相对带宽(信号带宽与中心频率之比)大于0.2,或在传输的任何时刻绝对带宽不小于500MHz的信号,其中信号带宽定义为:低于最高发射功率10dB的截止
[家用电子]
<font color='red'>UWB</font><font color='red'>技术</font>在家庭和有线电视网络中的应用
在FPGA上建立一个UWB脉冲发生器
用大多数FPGA都可以实现一个数字UWB(超宽带)脉冲发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号(图1)。以前的设计要采用异步延迟,才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA,如Xilinx公司的Virtex 2(参考文献1)。这种方案亦需要手工布局与布线。今天的FPGA都不支持三态上拉。另外,异步延迟会随温度而变化。本例采用了一种有多时钟相位组合的同步延迟方案。这一设计可以实现于所有类别的FPGA上。      本设计中的主要限制因素是DCM(数字时钟管理器)以及触发器的主时钟频率。例如,Xilinx公司Virtex 4的DCM不能超过400 MHz。一片FPGA可以生成频
[嵌入式]
在FPGA上建立一个<font color='red'>UWB</font><font color='red'>脉冲发生器</font>
Maxim推出集成双通道高压数字脉冲发生器
      Maxim推出双通道、高压数字脉冲发生器MAX4806/MAX4807/MAX4808*。这些器件可为高压系统提供单极性或双极性脉冲信号,输出驱动电流可达2.0A (最小值)。该系列脉冲发生器专为高性能系统而设计,每通道包含3路逻辑输入,并具有2路独立的使能输入。该特性能够保证在电源快速升高期间MOSFET不会误导通,从而实现了更快的电压上升时间和更短的脉冲模式间延迟。脉冲发生器还采用有源钳位电路来选择驱动器件的信号数量,以降低2次谐波输出,从而提高脉冲信号质量。MAX4806/MAX4807/MAX4808双通道脉冲发生器是便携式超声成像、工业传感器以及无损测试(NDT)/探伤检测等系统的理想选择。         
[电源管理]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved