DSP实现DTMF信号发生器的关键技术

发布者:静默思考最新更新时间:2012-11-01 来源: 21ic 关键字:DSP  DTMF  信号发生器 手机看文章 扫描二维码
随时随地手机看文章
概述

·DTMF信号发生器将按键或数字信号转化成双音信号。
·DTMF信号检测器双音信号中的信息。
·下图是一般双音多频电话的双音频率情况。


佳工机电网

DSP实现DTMF信号发生器的关键技术

1 正弦信号算法和频率控制

设有一系统:其传输函数H(z)没有零点,只有一对处在单位圆上的共扼的极点,则单位冲击响应为恒幅度的振荡,即产生了正弦信号。

佳工机电网
佳工机电网

2 DTMF的双音信号产生

·ROW频率: 697、770、852、941Hz
·COLUMN频率: 1209、1336、1477、1633Hz
·采样频率: fs = 8kHz

佳工机电网

3 DTMF信号时序控制

根据AT&T技术规范:

(1)数字号码最大传输速度为10个,即一个号码占100ms时间片。
(2)在100ms时间片内双音多频信号持续不少于45ms且不多于55ms的时间。
(3)一个数字按键有两个作业:Tone Task和Quiet Task。

4 流程说明

·按键中断将启动一个作业(Start Task)
·执行Quiet Task:
-插入双音信号间的间隔
-置Tone Task的计数大小
-Unpack New Digit
·执行Tone Task:
-按规定时间片输出双音信号
-置Quiet Task的计数大小

佳工机电网

关键字:DSP  DTMF  信号发生器 引用地址:DSP实现DTMF信号发生器的关键技术

上一篇:用AD7008构成可程控正弦波信号发生器
下一篇:模拟示波器与数字示波器差别

推荐阅读最新更新时间:2024-03-30 22:31

R&S SMC100A信号发生器的性能特点及应用领域
R&S SMC100A 信号源可在有吸引力的价格下实现出众的信号质量,其覆盖从 9 kHz 到 1.1 GHz 或 3.2 GHz 的频率范围。输出功率大于17 dBm。模拟源应具有的重要调制功能(AM/FM/φM/脉冲调制)均已集成在该仪器中。这使得R&S SMC100A 信号发生器成为一种灵活、通用的仪器。R&S SMC100A 信号发生器非常适合在维修和维护实验室中使用。由于其小尺寸和轻重量设计,R&S SMC100A 也是现场应用或培训和教育环境的完美选择。 主要特点 • 频率范围 9 kHz 到 1.1 GHz 或 3.2 GHz • 最大输出电平17 dBm • 标配所有模拟调制功能,包括AM/FM/ϕM/脉冲调制
[测试测量]
R&S SMA100B:纯净到极致的模拟信号发生器
  提及模拟信号发生器,德国血统的 R&S (罗德与施瓦茨公司简称)SMA100A 稳稳位居第一梯队。如今,这个征战了10多年的老兵,在2017年6月1日,迎来了他的继任者:SMA100B。   与前任相比,最新的SMA100B具备更低的相位噪声,能够在维持最高输出功率的同时,提供最纯净的输出信号(1 GHz, 20 kHz频偏,-152 dBc/Hz),适用于所有需要极其纯净模拟信号的场合,尤其可以完成射频半导体、无线通信、航空航天以及国防领域最苛刻的组件、模块和系统的测试与测量任务。 发现 SMA100B之:纯净信号   许多成功的案例都是从清晰的信号开始的,因而信号发生器的信号质量应该受到特别关注。要定量测量被测
[测试测量]
R&S SMA100B:纯净到极致的模拟<font color='red'>信号发生器</font>
基于TMS320F2812的多轴运动控制卡设计
  引 言   开放式体系结构的数控系统已成为当今数控技术的发展方向,而其中的基于计算机标准总线的“PC+运动控制卡”结构则是今后开放式数控技术发展的主流。此类数控系统通常选用高速DSP作为运动控制卡CPU,采用主从式控制策略,利用PC和DSP都读取内存的方式来实现上/下位机的通信;具有信息处理能力强、开放程度高、运动轨迹控制准确、通用性好等特点,被广泛应用于制造业自动化控制各个领域。   1 硬件电路总体设计   本项目是设计一款基于PCI总线的,以DSP芯片TMS320F2812为核心的多轴运动控制卡。将PC机的信息处理能力和开放式的特点与运动控制器的运动轨迹控制能力有机地结合在一起,利用双口RAM作为公共存储单元实
[嵌入式]
基于TMS320F2812的多轴运动控制卡设计
DSP片外高速海量SDRAM存储系统设计
在数字图像处理、航空航天等高速信号处理应用场合,需要有高速大容量存储空间的强力支持,来满足系统对海量数据吞吐的要求,通过使用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP系统存储空间的方法,选用ISSI公司的IS42S16400高速SDRAM芯片,详细论述在基于TMS320C6201(简称C6201)的数字信号处理系统中此设计方法的具体实现。    1 IS42S16400芯片简介   IS42S16400是ISSI公司推出的一种单片存储容量高达64Mb(即8MB)的16位字宽高速SDRAM芯片。SDRAM的主要特点是:①同步访问,读写操作需要时钟;②动态存储,芯片需要定时刷新。IS42S16400采用CMOS工艺
[嵌入式]
异步DSP核心设计:更低功耗,更高性能
目前,处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路 (IC) 设计都基于同步架构,而同步架构都采用全球一致的时钟。这种架构非常普及,许多人认为它也是数字电路设计的唯一途径。然而,有一种截然不同的设计技术即将走上前台:异步设计。 这一新技术的主要推动力来自硅技术的发展状况。随着硅产品的结构缩小到 90 纳米以内,降低功耗就已成为首要事务。异步设计具有功耗低、电路更可靠等优点,被看作是满足这一需要的途径。 异步技术由于诸多原因曾经备受冷落,其中最重要的是缺乏标准化的工具流。IC 设计团队面临着巨大的压力,包括快速地交付设备,使用高级编程语言和标准的事件驱动架构 (EDA) 工具,帮助实施合成、定时和
[嵌入式]
基于CEVA最新一代图像和视觉DSP平台,酷芯微电子新一代Edge AI
    在2018世界人工智能大会期间,上海酷芯微电子有限公司 (以下简称“酷芯微电子”) 针对无人机、无人新零售、智能安防、家庭服务机器人、工业视觉、IOT应用和通信等市场,推出了新一代 AR9000 系列高性能、低功耗的Edge AI 边缘智能处理SoC。 据悉,该系列芯片集成了自主研发的远距离无线基带和射频、高性能ISP (Image Signal Processing)、神经网络专用加速器、视频编解码等核心技术,并且集成有 USB3.0、千兆以太网、PCIE、CAN总线等丰富的外围接口。 酷芯微电子董事长姚海平表示,本次发布的AR9000系列,包含了AR9101T、AR9201两款SoC,这两颗芯片都已经进入批量量产阶
[手机便携]
基于DSP技术的软件锁相环设计
随着世界环境污染与经济危机的曰趋严重,可再生能源的研究越来越受人们重视。作为最有开发前景可产生可再生能源的变流器并网技术成为人们研究的重点。其中锁相技术是其核心技术。 常用的锁相有硬件锁相和软件锁相。传统的硬件锁相就是通过逻辑器件对电压信号进行过零检测,电路简单、设计巧妙,但具有一些不足,当电网电压发生频率、相位突变或三相电压不平衡时很难实现锁相,动态性能较差。而软件锁相具有良好的抗干扰能力,能以较高的精度、较快的速度实现锁相。 因此,本文在分析锁相环基本原理的基础上,搭建并网试验平台,采用设计自由、适应性强的软件锁相技术,试验表明,本软锁相技术可很好地实现锁相。 1 锁相环基本原理 锁相环是一个相位误差反馈系统,由鉴相器
[嵌入式]
基于<font color='red'>DSP</font>技术的软件锁相环设计
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved