用DSP和FPGA构成多普勒测量系统

发布者:巳午未最新更新时间:2015-03-20 来源: eefocus关键字:dsp  FPGA  测量系统  多普勒 手机看文章 扫描二维码
随时随地手机看文章
随着FPGA性能和容量的改进,使用FPGA执行DSP功能的做法变得越来越普遍。在许多情况下,同一应用中同时使用处理器和FPGA,采用协处理架构,让FPGA执行预处理或后处理操作,以加快处理速度。本文说明如何将FPGA和与固定功能DSP结合起来使用,设计一个基于多普勒测量原理的非侵入式测量系统。 

图1:电子束聚集技术。



传统上,大量的应用设计使用专门的数字信号处理(DSP)芯片或专用标准产品(ASSP)并通过信号处理算法来处理数字信息,滤波、视频处理、编码与解码、以及音频处理等仅仅是众多采用 DSP 的应用中的一部分而已。

现在,随着 FPGA 性能和容量的改进,以及可以在大多数 DSP 应用中看到的通用算术运算的效率的提高,使用FPGA执行DSP功能的做法变得越来越普遍。在许多情况下,同一应用中同时使用处理器和FPGA,采用协处理架构,让FPGA执行预处理或后处理操作,以加快处理速度。

显示此种趋势的应用之一是多普勒测量系统,它可以测量固体或液体在各种环境中流动的速度。从管道中流动的油,到人的心脏中流动的血液,相对于以前的方法,基于多普勒测量原理的非侵入式测量方法可以极大地降低风险,减少成本和提高精度。一般来说,这些系统都是采用 DSP技术,将FPGA和如TI公司提供的固定功能DSP器件之类结合起来使用。

多普勒测量系统

多普勒测量系统利用多普勒效应测量运动目标(固体、液体或气体)的速度。最著名的应用大概要算雷达枪了,交通巡警利用它检测超速汽车。

在测量除汽车速度之外的其他物体的运动(例如心脏中血液的流动)时,需要进行多种测量,来确定更为复杂的流动的细节。方法之一是利用电子束聚集技术。

在这种技术中,将使用大量探测器(许多小雷达枪)测量从发射源返回的频率。这些探测器沿抛物线分布(如图1 所示),因此从焦点返回的信号将会同时到达每个探测器。将这些信号组合起来,并对显著速度的微小波动进行少量处理,就可以确定位于焦点处的物体的速度。如果可以移动探测器来对整个关注区域进行扫描,那么这种方法效果会相当好,但是如果没有这样的条件,则可以采用另外一种技术,它可以获得同样的结果。通过插入一定的可编程的延迟,改变各个探测器的输入组合的时间,可以将焦点改变到关注区域中的几乎任何位置。例如,加入一定的固定额外延迟可以使焦点远移,而改变延迟来缩短探测器一侧的传播路径则会使焦点向该侧移动。

图2 显示了如何利用可调延迟产生抛物线形效果。可调延迟功能在富含寄存器的FPGA中极易实现,并可能成为从传统DSP中剥离作为协处理器功能的一种功能。

系统实现示例

图 3 显示了一种系统实现示例的框图。位于图中部的 FPGA 负责产生发射器使用的输出信号。该实现采用Xilinx直接数字频率综合器IP核,可方便地产生各种波形。可以根据测量目标的不同轻松改变频率。 

图2:具有延迟功能的电子束聚集技术。



探测器测量返回信号的模拟值,产生馈送到FPGA的数字值。FPGA对输入信号执行部分初步滤波运算,来调整探测器的位置。然后FPGA向每个探测器数据流中插入一定可编程延迟,以实现电子束聚集功能。数据流被组合起来,一个数字滤波器负责确定信号的频率分量。这样就得到了确定焦点速度所必需的多普勒读数。

在FPGA的内部有一个MicroBlaze软核,控制着测量过程,从而实现高层次的功能,如扫描、初始化、测试,以及诊断等。[page]

DSP读取和存储FPGA执行操作的结果。一旦完成一系列扫描,处理器就可以构建出一幅针对扫描区域的数字图像。可以为不同的速度分配不同的颜色(按照线性、对数或任何其他比例),并将数字图像转换成视频图像,在图形终端上实时显示或记录下来留待以后回放。利用众多可以得到的软件或工具包中的一个,还可以在处理器中轻松实现到JPEG或其他视频格式的转换, 还可以采用其他系统分割进行实验。如果实时视频处理和存储占用了处理器过多带宽,可以将算法的一部分(比如扫描数据的预处理)放在FPGA中来执行。

测量过程的另一个重要部分是确定目标的质量。可以通过测量从焦点返回探测器的能量大小来实现这一功能。返回的能量越多,则目标越大(一般而言)。当测量的目标具有固定连贯性时(如在管道中流动的油或其他液体),这种测量效果特别好,但当系统中存在各种不同质量或反射时,测量就很困难了。

显然,对被测系统多些了解可以为测量过程提供一些线索。通过存储与返回信号的幅度相对应的数字值,可以为FPGA协处理器增加能量测量功能。该值也是经过了FPGA的延迟。

作为选择,JPEG处理可以作为一项独立的功能通过FPGA来执行,从而使处理器留出更多时间进行数据预处理器。有许多选项可供选择,但提供一种能够快速实现不同分割的易用平台才是至为重要的。

类似的以协处理为本的应用可以从硬件开发平台的使用中获得好处。利用硬件平台可以让您轻松实验各种系统和算法分割--将一些功能在FPGA 中实现,而另一些功能放在DSP中。DSP应用程序一般很难用软件进行仿真,因此快速创建硬件/固件/软件平台的能力可以极大地缩短开发时间。使用赛灵思工具套件中的协仿真工具,通过The MathWorks Simulink和目标硬件进行开发,是一种可以大大缩短设计时间的技巧。 

图3:示例系统框图。



Avnet DSP协处理器设计套件

Avnet DSP协处理设计套件是针对以DSP为导向、同时需要使用FPGA和DSP的广泛应用开发而设计的。套件配有两块主电路板。Virtex-4评估板(如图4所示)配有 Xilinx Virtex-4 SX-FF668 FPGA、平台闪速配置PROM、扩展连接器、Cypress CY7C68013 USB2.0 控制器、国家半导体的DP83847 10/100 以太网端口、128x64 OSRAM 图形显示器、8MB闪存、32MB DDR SDRAM 以及各种用户开关和LED。第二块电路板是 TI DSP 适配器模块(如图5所示),用于在Virtex-4 电路板和各种 TI DSP评估板之间起接口作用。可以从 Avnet公司购买TI电路板,完成开发平台的构建。
关键字:dsp  FPGA  测量系统  多普勒 引用地址:用DSP和FPGA构成多普勒测量系统

上一篇:无源无线SAW传感器及其应用
下一篇:应用Minitab进行测量系统分析

推荐阅读最新更新时间:2024-03-30 22:54

基于FPGA的高速数据中继器设计的研究
1 前言 高速以太网可以满足新的容量需求,解决了低带宽接入、高带宽传输的瓶颈问题,扩大了应用范围,并与以前的所有以太网兼容。全双工的以太网协议并无传输距离的限制,只是在实际应用中,物理层技术限制了最大的传输距离。不过可以通过使用高性能的收发器或链路扩展器来延长以太网链路的长度。但是面向流量高达数十G的高速以太网中,如何快速、可靠地实现数据的转发与链路延伸并不是一件很容易的事情。尤其是高速以太网中,对设备时延非常敏感,因此要求数据中继设备处理速度有足够的快、同时还能够对转发的数据进行简单分析与处理,才能实现高速、可靠的数据转发功能。另一方面,在10G以太网标准出台之前,就已经有多家厂商推出了基于10G以太网标准草案的1
[嵌入式]
一种新型DSP(TS101)中的链路DMA
摘要:链路DMA是在处理器内核不干预的情况下,后台利用链路口高速传送数据的一种机制。TS101是高性能浮点数字信号处理器,它有8个链路DMA通道,可以在内部/外部存储器和链路口之间、链路口与链路口之间进行多种类型的DMA传输。文章介绍了链路DMA及其在雷达信号处理系统中的实际应用。 关键词:TS101;链路DMA;TCB;转发 1 引言 雷达处理过程中大量复杂信号的处理算法要求信号处理机具有每秒超过百亿次的浮点运算能力,如此高的速度在目前的技术条件下无法用单片DSP实现,需要采用多片并行处理技术才能满足处理速度的需求。TS101处理器是Analog Devices公司推出的一种新型高速实时数字信号处理芯片(DSP),其峰值
[应用]
基于SOPC技术的核信息远程采集系统
当今对核环境信息的监测具有重要的社会意义。传统的方法是工作人员进行现场操作以获取核数据。但这种方法存在环境适应能力差、测量周期短等诸多弊端,使得应用场合受到很大限制。例如,在放射性样品储藏室中,需对α及γ辐射总量进行长期监测与控制。由于环境恶劣,工作人员无法长期停留在现场,因此研制一种具有远程信息采集能力的系统具有很强的现实意义。 Internet现已覆盖全球,通过Internet可以方便地传送信息,因此,本系统立足于利用Intemet实现核环境信息的远程采集。在实现上,采用了基于SOPC技术的嵌入式解决方案,通过在FPGA中嵌入NioslI软核处理器和所需外设的IP Core(硅知识产权核),然后再配备相应的网络接口,实现利用互
[嵌入式]
ARM7与FPGA在工控和故障检测中的应用
工业控制中往往需要完成多通道故障检测及多通道命令控制(这种多任务设置非常普遍),单独的CPU芯片由于其外部控制接口数量有限而难以直接完成多路检控任务,故利用ARM芯片与FPGA相结合来扩展检控通道是一个非常好的选择。这里介绍用Atmel公司ARM7处理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)结合使用完成多通道检控任务的一种实现方法。 各部分功能简介 图1为此系统的结构连接框图。如图所示,ARM芯片与FPGA芯片之间通过数据总线、地址总线及读写控制线相连,而与终端PC则通过串口通信;FPGA与目标设备通过命令控制总线和故障检测总线相连。 图1 系统结构框图 1 故障检测和
[单片机]
ARM7与<font color='red'>FPGA</font>在工控和故障检测中的应用
CEVA DSP内核成全球领先无线手机IC供应商及OEM首选
CEVA DSP目前正为全球五大手机OEM厂商中的四家供货;CEVA客户的成功彰显了DSP内核从专用架构向开放式架构的根本性转移趋势 随着无线应用领域开始向开放式及可授权的信号处理解决方案转移,在这业界趋势推动之下,CEVA公司作为DSP内核授权的领先厂商现正逐渐成为全球领先的无线手机IC供应商和OEM。加上NXP Semiconductors (恩智浦半导体公司) 宣布已在其超低成本蜂窝解决方案中选用CEVA-Teak DSP,进一步印证了这个趋势的发展。 NXP是继Broadcom、智多微电子 (Chipnuts) 、EoNex、英飞凌 (Infineon)、InterDigital、瑞萨 (Renesas)、ROHM、夏
[焦点新闻]
基于DSP的自适应滤波器的设计方案
  根据自适应滤波的原理,主要论述和分析了易于实现的最小均方差算法,通过比较IIR结构和FIR结构滤波器的优缺点,采用横向FIR结构的自适应滤波器来实现。为了满足自适应滤波的实时性要求,采用TMS320F28234芯片的系统设计,并设计了其硬件最小系统和软件系统,最后用TMS320F28234实现自适应滤波器。仿真结果表明,本方案的自适应滤波器滤波效果优越,具有较强的实用性。   0 引言   滤波是信号处理领域的一种最基本而又极其重要的技术。利用滤波技术可以从复杂的信号中提取所需要的信号,同时抑制噪声或干扰信号,以便更有效地利用原始信号。滤波器在电子电路系统中应用很多,技术也较为复杂,有时滤波器的优劣直接决定产品的性能,所以
[嵌入式]
基于<font color='red'>DSP</font>的自适应滤波器的设计方案
基于SOC技术的C8051F020处理器实现动平衡测量系统的应用方案
由于旋转件不平衡量离心力的影响,在转动时,中心惯性主轴与回转轴线不重合,所以惯性力矩或惯性力偶矩的大小与方向会随着机械运动的循环而产生周期性变化,从而使得整个机械系统产生振动。由于振动对机械设备的工作精度、寿命等有很大影响,甚至可能损坏设备,所以大部分的旋转件需要做动平衡。 多数的动平衡测量系统的工作环境比较恶劣,周围存在很多其他设备,电磁和机械干扰可能同时存在,所以对测量系统的抗干扰性等要求更高。所以对现有测试系统的改造势在必行。提高系统集成度,减小系统复杂度,提高系统运算能力将有效解决上述问题。在此基础上我们采用了基于SOC技术的C8051F单片机作为系统核心。由于速度快,功能丰富,可以实现A/D转换、数字采集、操作控制、
[单片机]
基于SOC技术的C8051F020处理器实现动平衡<font color='red'>测量系统</font>的应用方案
FPGA圣诞大餐—Altera 40nm正式发售
临近年关,人们仍然在担心Altera年中宣布的40nm FPGA是否能如期而至。尽管竞争对手赛灵思表示一点都不在意此事,但却通过各种渠道暗示FPGA领域年内很难有40nm产品问世。不过就在本周,Altera 40nm Stratix IV FPGA总算宣布发售了,成为了业界第一款40-nm制程产品,也算是为FPGA行业送上了一份圣诞大礼。 当然,此产品的正式发售,同样是Altera送给自己的一份大礼。要知道之前在130nm、90nm及65nm上其一直落后于赛灵思,甚至后来索性放弃了65nm产品线拓展而致力于40nm产品的研发。早在今年5月份,Altera高调宣布了Stratix IV产品,但却一直没有正式产品出售,赛
[嵌入式]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved