基于DDS跳频信号源的设计与实现

发布者:CelestialLight最新更新时间:2015-07-30 来源: eefocus关键字:DDS  跳频信号源  FPGA 手机看文章 扫描二维码
随时随地手机看文章
 0 引言


跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力,已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏,直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法:直接模拟合成法、锁相环合成法和直接数字合成法(DDS)。直接模拟合成法利用倍频(乘法)、分频(除法)、混频(加法与减法)及滤波,从单一或几个参考频率中产生多个所需的频率。该方法频率转换时间快(小于100ns),但是体积大、功耗高,目前已基本不用。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成,且频谱纯度高,目前使用比较广泛,但存在高分辨率和快转换速度之间的矛盾,一般只能用于大步进频率合成技术中。DDS是近年来迅速发展起来的一种新的频率合成方法。这种方法简单可靠、控制方便,且具有很高的频率分辨率和转换速度,非常适合跳频通信的要求。

1 DDS的基本原理

DDS的原理如图1所示,包含相位累加器、波形存储器(ROM)、数模转换器(DAC)和低通滤波器4个部分。在参考时钟的驱动下,相位累加器对频率控制字N位进行累加,得到的相位码L作为ROM的地址,根据地址ROM输出相应幅度的波形码,然后经过DAC生成阶梯波形,经低通滤波器后得到所需要的连续波形。

理想单频信号可以表示为Y(t)=Usin(2πf0+θ0)。如果振幅U和初始相位θ0为一个常量,即不随时间变化,则输出频率由相位唯一确定f0=θ(t)/2πt。

以采样频率fc(Tc=1/fc)对单频信号进行抽样,则可得到相应的离散相位序列

其中△θ·n=2πf0/fc是连续两次采样之间的相位增量,控制△θ可以控制合成信号的频率。把整个周期的相位2π分割成q等份,每一份δ=2π/q为可选择的最小相位增量,得到最低频率输出fmin=δ/2πTc=fc/q,经过滤波后得到S(t)=cos(2πfct/q)。

如果每次相位的增量选择为δ的R倍,即可得到信号频率f0=Rδ/2πTc=Rfc/q,相应得到的模拟信号为S(t)=cos(2πfcR/q)。

由以上原理可知,DDS输出信号的频率与参考时钟频率及控制字之间的关系为f0=K·fc/2N,式中f0为DDS输出信号的频率,K为频率控制字,fc为参考时钟频率,N为相位累加器的位数。在波形存储器中写入2N个正弦波数据,每个数据有D位。不同的频率控制字导致相位累加器的不同相位增量,从而使波形存储器输出的正弦波的频率不同。

2 基于DDS的跳频信号产生核心模块的设计

图2为基于DDS跳频信号产生的总体设计。

如图2所示,整个系统由两个部分组成,即逻辑地址控制单元和DDS单元。其中DDS单元又包括相位累加器和ROM查询表。逻辑地址控制单元用来产生不同的频率控制字,改变相位累加器的累加值。DDS单元依据频率控制字产生相应频率的信号。

2.1 逻辑地址控制单元

在本设计中,逻辑地址控制单元由一个6级移位寄存器和6位存储器构成。系统时钟clk经过64分频后得到时钟clk_64,将clk_64作为逻辑地址控制单元的驱动时钟。当一个时钟clk_64上升沿到来时,r(1:5)=r(0:4)同时。这样移位寄存器中的状态将改变,并存入存储器中,得到频率控制字k(5:0)。

2.2 DDS单元

DDS单元为本设计的核心,由相位累加器和ROM查询表两部分组成。在频率控制字(5:0)的控制下产生相应频率的信号。

2.2.1 相位累加器

相位累加器是DDS的重要的组成部分。被用来实现相位的累加,并将其累加结果存储。如果相位累加器的初值为φ0,则经过一个时钟周期后相位累加器值为φ1,即φ1=φ0+k,其中k为频率控制字。当经过n个时钟周期后φn=φ0+nk。可见φn为一等差数列。

在本文中基于FPGA的相位累加器设计如图2所示。从图2中可以看出,相位累加器由一个数字全加器和一个数字存储器构成。为了提高DDS输出频率的分辨率,一般要求n足够大,这样就要求ROM中存储大量数据。但是考虑到硬件资源有限,所以在相位累加器中采用了截短处理,这样既可保证较小的频率分辨率,又节省了硬件资源。

2.2.2 ROM查询表

ROM中所存储的数据是数字波形的幅值,在一个系统时钟周期内,相位累加器将输出一个位宽为L的序列对其进行寻址,经过低通滤波器后得到所需要的波形。若相位累加器的输出序列的位宽L=16,ROM中存储的数据位宽为M=16,可以计算出ROM的存储量为2L×M=1048576bits,虽然一块FPGA开发芯片上提供了大量的ROM,可以显著提高输出信号频率精确度和信号幅值准确性,但这样会使成本提高、功耗增大。
在保证输出信号具有良好频率分辨率的前提下,以产生正弦信号为例,考虑到基于DDS产生的正弦波具有周期性,因此本设计的ROM中存储1/4周期正弦波。如图2所示为存储1/4周期正弦波形ROM查询表设计。利用正弦信号的对称性,通过改变ROM存储器地址及对其输出端控制,最终得到整周期正弦信号。

3 仿真结果及分析

3.1 DDS单元仿真结果及分析

3.1.1 仿真参数

为分析本设计中DDS所产生频率的精确度,现使用Xilinx ISE 8.11中DDS IP Core进行对比,在同等仿真参数条件下,分别对本设计的DDS和DDS IP Core进行仿真测试。表1中分别给出基于本设计DDS和DDS IP Core的仿真参数。[page]


3.1.2 仿真结果及分析

如图3所示,clk是系统时钟,new_dds_sine为在频率控制字k=16时基于本设计DDS产生的频率为1.5625MHz(理论值)的正弦波,dds_ip_ core_sine为基于DDS IP Core产生的频率为1.5625MHz(理论值)的正弦波。

图4给出在k为1~16时,本设计的DDS所产生信号的频率和DDS IP Core所产生信号的频率与理论频率值的对比。从图中可以看出,本设计DDS所产生的信号频率与理论频率值比较接近,且本设计DDS中ROM查询表中存储的点数少,从硬件的角度考虑更加节省资源,能耗更低。

 

3.2 基于FPGA跳频信号仿真结果

图2中给出了基于本设计DDS跳频信号生成的总体设计图。共由四部分组成:系统时钟、分频器、逻辑地址控制单元及DDS单元。跳频信号的产生是通过随机地改变频率控制字来达到改变信号的输出频率,图5给出了系统工作流程图。

如图5所示,系统时钟clk经过64分频得到clk_64。逻辑控制单元由6级移位寄存器构成。在每个clk_64上升沿到来时,逻辑控制单元将产生一个6位的频率控制字(k)。当DDS使能信号ce为高电平时,DDS将停止工作。当ce为低电平时,在clk上升沿时DDS被触发,在当前状态下k的控制下,得到相应地址所对应的信号幅值。当k没有变化时,DDS输出正弦信号的频率没有任何变化,在一个clk_64上升沿到来时,k发生变化,从而使得DDS输出的正弦信号的频率发生变化。当复位信号reset为高电平时,逻辑地址控制单元和DDS单元同时回到初始状态,并保持不变,输出端dds_FH输出一直为零。当reset变为低电平时,在一个clk上升沿时系统开始工作。

为方便观察仿真结果,本设计采用ModelSim SE 6.1d作为仿真波形测试软件。通过3.1节分析,由于本设计的DDS所产生的频率性能稳定,且跳频信号的误差并不累加。因此本节只给出仿真结果,不做其性能分析。图6为基于DDS的跳频信号,图6给出图5中各个控制信号的仿真结果。表2中给出图6中不同频率控制字所对应的正弦信号的频率与理论值的对比,可以看出本设计的DDS与理论值的误差较小。由于ROM中存储的点数较少,更加节省资源。

4 结束语

在FPGA硬件平台下设计基于DDS的跳频信号产生系统,不仅实现了大量数据快速运算,提高了仿真的速度,而且可以灵活、重复地对系统的参数进行优化配置,便于提高跳频系统的性能。本文所设计的DDS,结构简单、硬件资源占用率少,且产生频率相对准确。根据对所需跳频信号精确度要求的不同,合理配置参数,协调硬件资源与频率准确之间的矛盾关系,最终实现跳频系统的最优配置。

关键字:DDS  跳频信号源  FPGA 引用地址:基于DDS跳频信号源的设计与实现

上一篇:AWG在高速串行信号接收性能测试中的应用(二)
下一篇:基于DSP的高精度波形发生器系统设计

推荐阅读最新更新时间:2024-03-30 23:01

可视化的片上网络(NoC)性能分析
概述 Achronix最新基于台积电(TSMC)的7nm FinFET工艺的Speedster7t FPGA器件包含了革命性的新型二维片上网络(2D NoC)。2D NoC如同在FPGA可编程逻辑结构上运行的高速公路网络一样,为FPGA外部高速接口和内部可编程逻辑的数据传输提供了超高带宽。 如图1所示。 图1 Speedster 7t FPGA结构图 2. 2D NoC给Speedster 7t FPGA带来的优势 日益增长的数据加速需求对硬件平台提出了越来越高的要求,FPGA作为一种可编程可定制化的高性能硬件发挥着越来越重要的作用。近年来高端FPGA用了越来越多的Hard IP去提升FPGA外围的数据
[半导体设计/制造]
可视化的片上网络(NoC)性能分析
基于DDS跳频信号源的设计与实现
0 引言 跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力,已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏,直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法:直接模拟合成法、锁相环合成法和直接数字合成法(DDS)。直接模拟合成法利用倍频(乘法)、分频(除法)、混频(加法与减法)及滤波,从单一或几个参考频率中产生多个所需的频率。该方法频率转换时间快(小于100ns),但是体积大、功耗高,目前已基本不用。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、便于集成,且频谱纯度高,目前使用比较广泛,但存在高分辨率和快转换速度之间的矛盾,一般只能用于大步进频率合成技术中。D
[嵌入式]
基于<font color='red'>DDS</font><font color='red'>跳频</font><font color='red'>信号源</font>的设计与实现
FPGA加速渗透"非传统"应用领域
FPGA做为可编程逻辑器件(PLD)的主要产品,在通信、消费电子、汽车电子、工业控制等领域得到迅速应用,客户的认知程度越来越高。同时,FPGA不断向ASIC、ASSP、DSP和嵌入式产品的传统领域渗透,FPGA开发工具及测试厂商实力日益增强,加之全球领先的代工厂台积电、台联电等的鼎力支持,FPGA产业环境渐成。本报特推出可编辑器件白皮书,全面展示该领域领袖厂商Xilinx、Altera、Actel的风采,介绍其最新产品和最新应用,并回顾FPGA产业的发展历史,为未来产业的发展抛砖引玉。白皮书将全面介绍FPGA开发工具及测试厂商的产品,力求呈现全景式的可编程逻辑产业。 自从1985年首款FPGA器件诞生以来,FPGA产业一方面
[新品]
低成本FPGA集成收发器,市场应用大幅拓展
Altera第四代产品线,包括Stratix IV以及ArriaII都已发布一段时间了,近期,其低端器件Cyclone系列也推出了第四代产品,包括Cyclone IV GX以及Cyclone IV E两个产品。Cyclone IV GX定位于业界首款带收发器的低成本、低功耗FPGA产品。而Cyclone IV E则具有最低成本与功耗。 此时推出Cyclone IV产品具有极其重要的战略价值,Altera公司产品及企业市场副总裁Vince Hu解释,在无线网络接入带宽要求不断提高、铺设范围不断扩大的前提下,设备商需要考虑如何降低硬件搭设成本,消费类领域存在着同样问题。 此外在工控以太网等工业领域,随着新标准的不
[嵌入式]
低成本<font color='red'>FPGA</font>集成收发器,市场应用大幅拓展
基于TDI-CCD的成像FPGA系统软件设计应用
摘要:为建立高速、高效、合理的 CCD成像 软件系统,设计 TDI-CCD 成像系统自顶向下的软件设计结构和模块化设计方法,实现成像系统 FPGA 软件解耦合,给出整体软件设计结构及其性能分析;在系统调试阶段运行良好。实际运行结果表明,该软件得各项性能指标达到设计要求。 关键词:FPGA;CCD成像;模块设计;解耦分析 CCD是一种广泛应用于成像系统中的光学传感器,TDI-CCD利用延时积分的方法,通过对同一物体多次曝光,实现增强型光能采集的目的。同时,根据像移补偿的速度,设计TDI-CCD的电荷转移速率,能够实现电子学像移补偿。本文阐述的成像系统以TDI-CCD为核心,利用FPGA实现CCD图像数据整合功能的硬
[嵌入式]
基于TDI-CCD的成像<font color='red'>FPGA</font>系统软件设计应用
DDS+PLL组合方案实现的频率合成系统
  用DDS+PLL组合方案实现的频率合成系统可以获得高的频率分辨率、快速转换及较宽的频率范围,满足各方面需要的频率。合成器的基本思想是用一个低频的DDS激励一个PLL倍频系统,实现高的频率分辨率、高的转换速率和较宽的输出频率。   1.DDS激励PLL的锁相倍频方案      该方案用DDS输出作为PH倍频的激励信号PLL,设计成N倍频环,如图1所示。通过采用高的鉴相频率来提高PLL的转换速度,并利用DDS的高频率分辨率来保证倍频PLL,以实现较高的频率分辨率(N△φ×js/2m其中M、fs分别为DDS的相位累加器的位数和时钟频率),同时PLL环路的带通滤波性能可以对DDS的带外杂散起抑制作用。该方案的优点是电路结构简单,成本低
[单片机]
<font color='red'>DDS</font>+PLL组合方案实现的频率合成系统
与非网、贸泽电子、莱迪思和思得普联合举办的万人FPGA大赛正式开赛
2017/8/8,苏州--2017年8月1日,由与非网、爱板网、摩尔吧联合主办,(Mouser Electronics)、莱迪思()半导体、苏州思得普公司赞助的2017年万人挑战大赛正式启动,面向有意向学习FPGA的各大高校学生以及者。 FPGA的无限可编程性,使其无可争议地成为设计最佳实践平台,尤其在电子产业智能化不断深入、人工智能逐渐成为很多应用端产品设计的技术路线的大背景下,FPGA这种灵活而强大的产品在未来将拥有更广阔的市场空间。这就是 FPGA越来越热门的原因,用FPGA平台学习设计,就像写代码看结果一样快速便捷,易于修改,容许犯错。 只有更早去犯错,才能在以后少犯错;只有更宽容的平台,才能造就更强大的人才。
[机器人]
基于VHDL的Petri网系统的FPGA实现
1 引言 Petri网是一种系统的、数学的和图形的描述和分析工具 ,随着超大规模集成电路FPGA和CPLD的发展,Petri网的硬件实现成为可能,而基于Petri网的逻辑控制器的逻辑电路实现方法成为最近几年的研究热点 。在目前的Petri网硬件实现的研究中,主要给出了petri网C/E系统和P/T系统的几种实现方法,但主要存在如下缺点:1)使用基本门电路和触发器用图形法自底向上实现了Petri网基本元件库所与变迁。这种设计方法的最大缺点是不易于任意修改逻辑电路设计。2)用VHDL语言实现了整体电路设计的软件化,但未形成模块化的Petri网元件。 VHDL语言由于其其强大的行为描述能力及与硬件行为无关的特性,被广泛的用于数字系统设
[嵌入式]
基于VHDL的Petri网系统的<font color='red'>FPGA</font>实现
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved