基于FPGA的数字示波器波形合成器研究-电子工程世界

引言

波形刷新率是评判数字示波器性能优劣的重要指标之一，它直接体现了示波器抓取波形细节的能力，刷新率越高意味着捕获异常的能力越强。目前国内示波器的最高波形刷新率在200000wfms/s左右，而高于200000wfms/s的基本上依赖进口。国内示波器刷新率做不高的主要原因有2个：

①波形合成技术和国际先进水平相比，差距还比较大；

②波形存储采用外部存储器。

本文通过对示波器波形合成技术的深入研究，提出一种基于FPGA的高刷新率的波形合成器，刷新率可达到400000wfms/s，该波形合成器已经成功应用在高刷新率示波器中。

1、波形三维映射模型

波形数据的三维信息包括：时间，幅度和幅度命中次数。在现代DSO中，可将多次触发后采集到的多帧数据展现在屏幕上，并通过三维映射灰度图来体现时间，幅度以及波形数据在每一个幅度上的命中次数。例如进行10次采样每次采样700个样点，那么进行三维映射时，会将这10次采样的波形进行叠加，然后将叠加后的波形数据映射到三维数据库中。

如图1所示，三维波形数据库可以看作是一个m&TImes;k的二维矩阵，m表示DSO屏幕的垂直分辨率（幅度），k表示DSO的水平分辨率（时间），而矩阵中元素amk表示幅度命中次数（概率），如图所示。

基于FPGA的数字示波器波形合成器研究

图1 三维波形数据库

为了将三维波形数据库中的信息转换为方便用户观察的显示画面，需要将幅度命中次数转换为波形灰度或颜色等级，所以波形三维映射模型实质上是一种三维波形成像技术。它直接将每次采集到得数据映射到三维数据库（灰度图），然后将灰度图以人眼可以接受的速率传送到屏幕上显示。对于图2这个m&TImes;k矩阵，若其元素用c位存储，则灰度图需要的存储空间为：m&TImes;k&TImes;2c/8字节，国内示波器一般将这个三维数据库（灰度图）存放在外部存储器中例如SRAM，SSRAM。很明显，频繁的访问外部存储器将会大大的减小数据映射速度，降低了波形刷新率。

基于FPGA的数字示波器波形合成器研究

图2 三维数据库矩阵

关键字：FPGA 数字示波器波形合成器引用地址：基于FPGA的数字示波器波形合成器研究

上一篇：如何选择一个合适的示波器探头？
下一篇：示波器测量电压范围_示波器测量电压最大量程

推荐阅读最新更新时间：2024-11-03 10:14

基于FPGA的电梯控制器系统设计方案

本文首先提出了一种基于有限状态机的电梯控制器算法，然后根据该算法设计了一个三层电梯控制器，该电梯控制器的正确性经过了仿真验证和硬件平台的验证。本文的电梯控制器设计，结合了深圳信息职业技术学院的实际电梯的运行情况，易于学生理解和接受，对于工学结合的教学改革，是一个非常好的实践项目。另外，本文提出的电梯控制器算法适合于任意楼层，具有很强的适应性和实用性。电子设计自动化技术是19世纪末21世纪初新兴的技术，其在数字电路设计和日常的控制系统中已经体现了强大的功能和优势。随着EDA技术的高速发展，电子系统设计技术和工具发生了深刻的变化，大规模可编程逻辑器件FPGA的出现，给设计人员带来了诸多的方便。HDL(硬件描述语言)是随着可编

[嵌入式]

基于<font color='red'>FPGA</font>的电梯控制器系统设计方案

基于DSP和FPGA的调幅广播信号监测系统

　　引言　　随着通信与广播电视业务的发展，无线电频谱迅速、大量的被占用，频道拥挤和相互间干扰日趋严重，为了能有效地利用无线电频谱，减少相互间的干扰，信号监测业务随之成为必要。调幅广播信号监测系统是用于实时监测短波调幅广播信号的调幅度、载波频率的专用系统。　　图1为调幅广播信号质量监测系统的系统框图。本系统由数据采集模块、总线控制模块、数据处理模块、上位机通信模块组成。其工作方式为：输入信号通过线性数控增益放大器后由A/D转换器采样，采样后的数据由FPGA送入 DSP 进行数据处理，所得到的监测结果由FPGA通过PCI接口送入上位机。同时由 DSP 对采样所得信号大小进行监测，通过FPGA对线性数控增益放

[嵌入式]

Altera宣布可立即提供下一代非易失MAX 10 FPGA和评估套件

MAX 10 FPGA集成了双配置闪存、模拟和嵌入式处理功能，提高了系统价值。 2014年10月8号，北京——Altera公司(NASDAQ: ALTR)今天宣布开始提供非易失MAX® 10 FPGA，这是Altera第10代系列产品中的最新型号。使用TSMC的55 nm嵌入式闪存工艺技术，MAX 10 FPGA这一革命性的非易失FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件封装中包含了双配置闪存、模拟和嵌入式处理功能。MAX 10 FPGA现在已经开始发售，由多种设计解决方案提供支持，这些方案加速了系统开发，包括Quartus® II软件、评估套件、设计实例，以及通过Altera设计服务网络(DSN)提供的

[嵌入式]

泰克和FS2合作推出FPGA调试软件

　　泰克公司(NYSE: TEK)日前宣布，它已经与MIPS科技公司(NASDAQ:MIPS)下属分公司First Silicon Solutions (FS2)合作推出FPGAView软件，以使用泰克近日推出的MSO4000系列混合信号示波器配置和实时调试Altera和Xilinx FPGA器件。　　泰克新推出的MSO4000系列混合信号示波器在嵌入式设计和调试使用的一个小型轻便的便携式设备中，同时融合了三种强大的功能，即先进的实时示波器、逻辑分析仪和突破性的Wave Inspector波形搜索引擎。　　FPGAView软件加快了调试FPGA设计的速度。除MSO4000外，FPGAView还可以用于泰克TLA5000和TLA7

[测试测量]

FPGA领域先进工艺应用进展神速，赛灵思90nm器件出货愈千万

赛灵思公司日前宣布，该公司已发售超过1,000万只90nm器件，供应了世界上90nm工艺节点FPGA需求的70%以上的份额。赛灵思在90nm生产领域已保持超过两年以上的领先地位，始终处于先进加工工艺竞赛的最前沿，创造了令人惊异的发展纪录，是2001年推出150nm工艺、2002年推出130nm工艺和2003年推出90nm工艺技术的最领先公司之一。赛灵思公司将其成功很大程度上归功于其Spartan-3和Spartan-3E FPGA在数字消费市场的快速采用。Spartan系列在大批量消费应用如DVD播放器、等离子体显示器和HDTV等领域已得到广泛的采用。 “通过积极下调每一代工艺技术曲线，我们将继续为客户提供世界上成本最低的F

[焦点新闻]

基于多DSP+FPGA的卫星遥感图像压缩系统设计

　　目前的卫星遥感图像压缩系统硬件方案大多基于高性能可编程逻辑器件FPGA 。但这种方案整系统成本居高不下，且FPGA存在单粒子翻转效应。因此，笔者提出一种多DSP+FPGA的硬件设计结构，使用DSP取代FPGA完成核心算法，而仅用一个FPGA进行管理和控制。该硬件设计成本较低。　　1 基于双正交叠式变换的低复杂度图像压缩方法　　1.1 双正交重叠变换的快速整数实现　　在有损压缩中，通常先对图像矩阵进行正交/双正交变换，使能量分布集中，表示更为稀疏。离散余弦变换(DCT)由于具有良好的去相关效果，并且存在相应的快速算法，应用广泛。双正交重叠变换继承了DCT 计算简便、存储要求低的特点，同时克服了DCT的块效应。这里以L

[嵌入式]

FPGA+DSP导引头信号处理中FPGA设计的关键技术

1 引言随着同防工业对精确制导武器要求的不断提高，武器系统总体设计方案的日趋复杂，以及电子元器件水平的飞速发展。导引头信号处理器的功能越来越复杂，硬件规模越来越大．处理速度也越来越高．而且产品的更新速度加快，生命周期缩短。实现功能强、性能指标高、抗干扰能力强、工作稳定可靠、体积小、功耗低、结构紧凑合理符合弹载要求的导引头信号处理器已经势在必行。过去单一采用DSP处理器搭建信号处理器已经不能满足要求．FPGA+DSP的导引头信号处理结构成为当前以及未来一段时间的主流。　　FPGA和DSP处理器具有截然不同的架构，在一种器件上非常有效的算法．在另一种器件上可能效率会非常低。如果目标要求大量的并行处理或者最大的多通道流量，

[安防电子]

<font color='red'>FPGA</font>+DSP导引头信号处理中<font color='red'>FPGA</font>设计的关键技术

FPGA/CPLD中常见模块设计精华集锦(-)

一、智能全数字锁相环的设计　　1 引言　　数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。　　锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路（DPLL）就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器（DLF）、数控振荡器（DCO）构成的锁相环路，其

[嵌入式]

热门资源推荐
热门放大器推荐

小广播