基于FPGA的高精度相位测量仪的设计

发布者:TP9111最新更新时间:2006-08-03 来源: 电子设计应用关键字:相位  波形  正弦  模块 手机看文章 扫描二维码
随时随地手机看文章

  引言
  随着集成电路的发展,利用大规模集成电路来完成各种高速、高精度电子仪器的设计已经成为一种行之有效的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。本文采用Altera CycloneII系列FPGA器件EP2C5,设计了高精度相位测量仪。测量相位差所需的信号源在FPGA内部运用DDS原理生成,然后通过高速时钟脉冲计算两路正弦波过零点之间的距离,最后通过一定的运算电路得到最终相位值,测相精度为1°。


图1 相位测量仪硬件结构图


图2 基于DDS的数字移相信号发生模块框图


图3 控制模块顶层原理框图


图4 相位测量模块原理框图

系统硬件设计
  该基于FPGA的相位测量仪,硬件组成包括FPGA、高速DAC以及电压比较器等部分。其系统硬件结构如图1所示。

  该测量仪由按键来预置正弦波的频率及相位。通过FPGA内部的控制模块来计算并产生正弦波所需的频率控制字和相位控制字,然后将控制字输入DDS模块以产生波形数据输出,经10位高速DAC THS5651输出两路正弦波。在测相位差时,将图1中移相正弦波输出分为两路,其中一路直接经电压比较器LM311整形后输入测相模块;另外一路先通过被测电路,然后再经电压比较器整形后输入测相模块,从而得到正弦波经被测电路后产生的相移。

基于FPGA的硬件电路设计
DDS移相信号源设计
   DDS的基本原理是利用采样定理,通过查表法产生波形,本系统的移相信号发生模块如图2所示。

   图2中,加法器与寄存器级联构成相位累加器。通过时钟脉冲触发相位累加器,从而将频率控制字不断累加。相位累加器产生一次溢出,就完成一次周期性的动作,这个周期就是DDS合成信号的一个频率周期。

   用相位累加器输出的数据作为波形存储器的相位取样地址,把存储在波形存储器内的波形抽样值经查找表查出,从而完成相位到幅值的转换。然后将波形存储器的输出送到DAC,通过DAC将数字量形式的波形幅值转换成合成频率的模拟波形。
图2中FWORD是10位频率控制字;PWORD是10位相移控制字,用来控制正弦信号输出的相移量;SINROM用来存放正弦波数据,有10位数据线和10位地址线。其中数据文件是MIF文件(数据深度1024,数据类型为10进制数),可由Matlab生成,存放数据的单元采用定制ROM的方法生成;POUT和FOUT都为10位输出,分别和两个高速DAC THS5651相连。

控制模块的生成
   在产生波形的过程中,DDS模块所需的频率和相位控制字由在FPGA内部编写的控制模块来给定。控制模块的顶层原理框图如图3所示。

   图3中,B1、C10、D100、P1K分别为频率步进输入端;Re为复位端;PW1、PW10分别为1 10南辔徊浇淙搿F渲衒bcout为频率控制字计算模块,完成由频率步进值到二进制频率控制字的转换。

   cout360为相位输入计算模块,由相位输入端的脉冲输入计算出实际的移相值(0麀359 )。add_data_rom是存放相位控制字的ROM,其数据文件是MIF文件,内部360个地址值分别对应0麀359南辔 ,每个地址中的数据为每个相位值对应的正弦波ROM的地址值。由于正弦波ROM将一个波形分成了1024个点,则0麀359南辔恢刀杂α薙INROM中的360个点。考虑到1024/360=2.84非整,为了减小移相误差,提高移相精度,本设计中采用分段处理的方法,将360个地址分成60组。第15、30、45、60组的6个地址中点与点之间的距离都为3;其余各组前5点之间的点距为3,第5点与第6点之间的点距为2。

相位测量模块设计原理
   本系统的相位测量采用由高速时钟脉冲测量两路波形过零点之间距离的方法。相位测量模块原理框图如图4所示。

   图4中,A、B为两路方波输入,CLK为50MHz时钟输入,dfd2块为下降沿触发的2分频模块。A、B经2分频的目的是使测相范围由0麀180┐蟮 0麀360OR为异或门,其输出信号的脉宽为(b-a)。clxw为一高速计数器,通过25MHz的高频时钟来计算(b-a)的长度。fb360模块为倍乘模块,主要完成(b-a)×360的运算。bpsc模块为分频模块,将25MHz的时钟信号进行(b-a)×360倍的分频,使其输出信号脉宽为Tclk×(b-a)×360(Tclk为25MHz的时钟周期)。xwc为相位差计数模块,通过A相输入脉冲,计算Tclk×(b-a) ×360的长度,然后完成(b-a)×360/a的计算,进而得出相位差值输出,同时该模块还将测得的相位差值送到数码管显示。
在对该模块进行仿真时,人为设定了频率为10KHz,相位差为72。

系统验证调试
   在整个系统的验证中,由外部按键通过控制模块来设定波形的频率和相位值,并通过将DDS模块的输出端FOUT和POUT外接10位DAC THS5651来产生波形。通过在示波器观察两路波形发现,波形比较稳定,频率与设定值一致。此外,为了测量DDS模块产生的移相是否正确,还人为的通过相位输入端设定相移值,并将参考波形输出端和移相输出端输出的波形经整形后,用测相模块测量两路波形的相位差,通过硬件调试发现测得的相位差与设定的相位差完全一致,从而证明了该系统是精确、稳定的。

结语
   本系统选用Altera公司的quartusII4.1作为硬件开发平台,并采用VHDL语言进行电路设计。在设计中按功能划分模块,方便了调试与修改,且易于升级。同时,系统设计中还较多采用了同步时序电路来实现各个进程模块的功能,从而有效避免了电路毛刺现象。此外,在相位测量模块中,相位差计数块还带有锁存功能,从而有利于输出的相位差值显示稳定。

关键字:相位  波形  正弦  模块 引用地址:基于FPGA的高精度相位测量仪的设计

上一篇:全数字式四象限精密光电方位探测器
下一篇:基于C8051F020的大灯仪自动定位系统

推荐阅读最新更新时间:2024-03-30 22:04

PrimePACK™结合最新 IGBT5和.XT模块工艺延长产品寿命
英飞凌科技股份公司(FSE: IFX / OTCQX: IFNNY)近日推出发挥英飞凌新一代IGBT优势的最新一代PrimePACK 功率模块。IGBT5和创新的.XT技术结合,是IGBT芯片和模块技术发展的一个重要里程碑。IGBT5降低静态和动态功率损耗,提高功率密度,而.XT模块工艺技术可通过增强热管理和功率循环周次延长产品寿命。因此,全新推出的PrimePACK 模块成为了风电、光伏和工业传动等应用大部分高功率逆变器的最佳选择。 新推出的PrimePACK 功率模块采用英飞凌最新推出的IGBT5芯片,其最高工作结温(Tvjop)提高了25K,可达到175 C。与前代产品相比,IGBT5芯片具备更出色的软开关性能,总功率
[电源管理]
贸泽电子开售用于Wi-Fi 6设计的Qorvo QPF4532集成前端模块
2022年6月21日 – 专注于推动行业创新的知名新品引入 (NPI) 分销商™贸泽电子 (Mouser Electronics) 即日起开售 Qorvo®的QPF4532 Wi-Fi 6集成前端模块 (FEM)。 该模块专为全新的Wi-Fi 6 (802.11ax) 系统而设计,适用于住宅网关、无线路由器、接入点和物联网 (IoT) 等应用。 贸泽电子供应的 Qorvo QPF4532 FEM 在单个器件内集成了5.0 GHz功率放大器 (PA)、单刀双掷 (SP2T) 开关和可旁路低噪声放大器 (LNA)。QPF4532的紧凑外形和集成匹配可有效缩小其在应用中的占板面积。该器件针对3.3 V供电电压优化了功率放大器,
[网络通信]
贸泽电子开售用于Wi-Fi 6设计的Qorvo QPF4532集成前端<font color='red'>模块</font>
600W纯正弦波逆变器制作日记
此板有一部分是老寿师傅的版本,还有一部分是我自己画的做了改动。电路板尺寸:223x159(mm)   此板具有过载保护、短路保护、欠压提醒、过温保护(75度)、温控风扇(45度)等功能。 今天去做板了,4片100元。  这个是SPWM驱动板PCB图   SPWM驱动板   以下是配件: 这个是主变,EE55-21的磁芯。    刚绕好的电感,磁环型号:A60399      采用直径40的铁硅铝磁环,用1.24的线绕制。电感量0.8mH。 这个是散热风扇,尺寸:60X60X10(mm) 这个是散热器,规格:高62mm、宽100mm、厚18mm,还有一种规格是:高62mm、宽150mm、厚18mm   这个是
[电源管理]
600W纯<font color='red'>正弦</font>波逆变器制作日记
Xilinx推出首款针对Intel前端总线FPGA加速解决方案
加速计算平台M1许可包基于高性能65 nm Virtex-5平台FPGA和Intel QuickAssist技术 2007年12月7日,北京 ——赛灵思今天宣布开始正式发放高性能计算行业首款针对Intel前端总线(FSB)的FPGA加速解决方案商业许可。基于高性能65nm Virtex-5 平台 FPGA 和Intel QuickAssist技术,赛灵思公司的加速计算平台(Accelerated Computing Platform, ACP)M1许可包支持实现全速1066MHz FSB性能。ACP M1许可包目前已开始向系统集成商提供,支持他们进行解决方案的开发,以提高基于Intel处理器的服务器平台的性能,并保证把功耗和总
[新品]
彩色STN模块VP2188与51单片机接口设计
  VP2188是精电蓬远生产的一款彩色STN液晶显示模块,此模块为点阵透射式彩色STN显示屏,色阶为65 k色、白色LED背光,其核心控制器是Philips COG封装的PCF8837.PCF8837是单片式彩色STN控制驱动器,存储容量为176*132*16=45 kB,有3种颜色显示模式(RGB 565或444或332),驱动能力为176行,396列(132*RGB)输出.   PCF8837的特点是有内部集成驱动电源功能模块及OPT功能模块,具备内部DC-DC升压、变换及电压、帧频率温度补偿电路,可以通过软件管理驱动电源的工作 ,并有灵活的串口和并口连接方式、矩阵式存储器管理以及由此带来的方便的图像管理功能、区域滚动模式
[单片机]
彩色STN<font color='red'>模块</font>VP2188与51单片机接口设计
MSP430学习笔记——头文件解析之时钟模块寄存器
#define __MSP430_HAS_BC2__ #define DCOCTL_ (0x0056u) DEFC( DCOCTL , DCOCTL_) -DCO控制寄存器 #define BCSCTL1_ (0x0057u) DEFC( BCSCTL1 , BCSCTL1_) -基本时钟系统控制寄存器1 #define BCSCTL2_ (0x0058u) DEFC( BCSCTL2 , BCSCTL2_) -基本时钟系统控制寄存器2 #define BCSCTL3_
[单片机]
声音信标调试
一、原型电路板 1. 实验电路板 新版的信标的外形大小和与原版红外信标中的LED板尺寸是一样的。具有同样的两个8PIN双排插座与底层的控制板相连。因此很容易将原来信标中的LED板替换掉,形成新版信标电路。 新版信标的电路板 2. 新版信号主要功能 信标新版信号主要发送两种导航信号: 第一种:Chirp声音信号 Chirp信号的的规格: 焊接QFN封装的MCU过程 参考DAC数据缓冲区初始化程序参加下面子程序: void InitDACBuffer(float fStartF, float fEndF) { float fAngle = 0; float fFrequency; float fDel
[测试测量]
声音信标调试
H264解码器中CABAC硬件加速器的实现
引言 H.264是由国际电信联盟(ITU)和国际标准化组织(ISO)共同制定的新一代视频编码标准,该标准采用一系列先进的编码技术,在编码效率、网络适应性等诸多方面都超越了以往的视频标准。H.264有两种熵编码方案:一种是从可变长编码方案发展而来的基于上下文的自适应可变长编码CAVLC;另一种是从算术编码发展而来的基于上下文的自适应二进制算术编码CABAC。与CAVLC相比,CABAC可以节省约7%的码流,但增加了10%的计算时间。在解高清码流时,用软件来做CABAC这样复杂的熵解码,无法完成实时解码的任务,因此,设计硬件加速器是非常必要的。 CABAC解码算法 在H.264解码器的输入码流中,数据的基本单位是句法元素(Synt
[应用]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved