一种多光谱可见光遥感图像压缩系统设计

发布者:reaper2009最新更新时间:2010-12-02 来源: 电子设计工程关键字:遥感图像  JPEG2000  ADV212  FPGA 手机看文章 扫描二维码
随时随地手机看文章

  摘要:为了实现多光谱可见光遥感图像高质量压缩的要求,提出以JPEG2000压缩标准为理论,将FPGA与专用压缩芯片ADV212相结 合的空间遥感图像压缩方法。该系统设计采用ADV212,通过小波变换及熵编码实现对大数据量的空间遥感图像进行高质量实时压缩,并且采用FPGA完成图 像数据输入、压缩码流输出、图像预处理以及对ADV212的工作模式进行控制。实验结果表明,该系统设计功耗低、成本低、调试简单合理,具有较好的压缩效 果。可满足多光谱可见光遥感图像对高质量压缩比的要求。

  近年来,随着航天遥感技术的发展空间遥感数据量日益庞大,图像数据量的巨大带来传输的瓶颈。同时,空间相机图像细节丰富,卫星飞行高度通常几百千米以上, 对地面覆盖范围广,地面上的小目标在卫星成像后,通常只有几个像素,因此研究空间相机图像压缩系统具有重要意义。由于JPEG2000标准采用了许多新的 压缩编码技术;全帧离散小波变换、整数DWT滤波器、带中央死区的均匀量化器实现嵌入式编码等。由此得到最佳的嵌入式码流,改进了抗误码能力和部分空间随 机存取能力,简化了某些几何操作,得到常灵活的码流语法,其在遥感图像压缩中的应用也受到重视,因此,本文研制了基于JPEG2000的空间相机图像压缩 系统。

1 JPEG2000图像压缩标准

  JPEG2000是JPEG工作组制定的静止图像压缩编码的国际标准,JPEG2000采用全帧离散小波变换(DWT),DWT自身具有 多分辨率图像表示性能,而且在大范围内去除图像的相关性,将图像能量更好集中,使压缩效率得到提高;由于使用整数DWT滤波器,在单一码流中可以同时实现 有失真和无失真压缩;通过使用一种带中央“死区”的均匀量化器实现嵌入式编码。由此得到最佳的嵌入式码流,改进的抗误码能力,部分空间随机存取能力,简化 了某些几何操作,得到了活跃的码流语法。JPEG2000图像压缩标准主要特征:

  1)良好的低比特率压缩性能 这是JPEC2000最主要的特征。之前的JPEG标准,对于细节分量多的灰度图像,当压缩码率低于0.25 bpp时,视觉失真大。JFPEG2000格式的图片压缩比可以在JPEG的基础上再提高10%~30%,而且压缩后的图像显得更细腻平滑。尤其在低比特 压缩码率下,具有良好的性能,以适应窄带网络、移动通信等带宽有限的应用需要。

  2)累进式传输 现采用JPEG压缩的图像下载时是按“块”传输,因此只能一行一行显示,而采用JPEG2000格式的图像支持累进传输(Prog-ressive Transmission)。累进式图像传输允许图像按照所需的分辨率或像素精度进行编码和重构。用户根据需要,对图像传输进行控制,在获得所需的图像分辨率或质量要求后,在不必接收解码整个图像的压缩码流情况下,便可终止解码。

  3)码流的随机访问和处理 这一特征允许用户在图像中随机地定义感兴趣的区域,使得这一区域的图像质量高于其他图像区域;码流的随机处理允许用户进行旋转、移动、滤波和特征提取等操作。

  4)良好的抗误码性 在码流中提供抗误码性对于通信是必要的。例如在无线传输等误码很高的通信信道中传输图像时,JPEG2000系统采取一定的编码措施和码流格式来减小因解码失败造成的图像失真。

2 JPEG2000图像专用压缩芯片ADV212

  实现JPEG2000的方案主要有基于DSP处理器的系统、基于FPGA进行的硬件实现,以及采用专用集成电路。由于DSP处理器处理的 串行性,其很难达到实时性。而采用FPGA硬件实现可以加快处理速度,但JPEG2000算法会占用大量的FPGA资源,同时系统功耗也会增加。采用专用 集成电路实现则可以很好解决上述问题。JPEG2000编解码器ADV212采用具有专利技术的空间超效率回归滤波(SURF)技术,具有低功耗和低成本 的特点。它是具有实时压缩和解压缩标准(SD)视屏信号和高清晰度(HDTV)视屏信号功能的编解码器。

  图l是ADV212功能框图。该编解码器主要由像素接口、小波变换引擎、熵编解码器、嵌入式处理器、存储器系统和内部DMA引擎等组成。专利最大图块/图 像高度为4 096像素;不可逆模式最大输入速度为65 Ms/s。可逆模式最大输入速度为40 Ms/s的任何视频格式;灵活的异步主机接口能无缝连接到大多数16/32位微控制器。视频接口支持8、10、12位单一或多元格式,支持8、10、12 双通道位格式的视频和静止图像数据,支持单通道输入模式下YCrCb格式的数字视频和双通道输入模式下Y和CrCb分离的数字视频信号,但YCrCb数据 必须是4:2:2格式。VDATA总线可支持多种格式视频数据的输入输出。

3 图像压缩系统设计

  系统硬件整体框架如图2所示,图像压缩工作主要是由ADV212和’Virtex-ⅡPro系列芯片XC2VP20共同完成的。由于ADV212几乎支持所有格式的视频图像信号的压缩,且单片最高输入数据速率为65 MHz/s,允许最大图像的高度和宽度均为4 096像素。

  [page]

  3.1 系统输入模块

  ADV212的像素接口工作在视频模式和原始数据模式,本系统采用原始数据模式。由于ADV212不能对空间相机输出的图像信号直接进行处理,因此需要把 图像信号转换为ADV212像素接口可以接收的信号输入模式。在信号输入之前采用视频解码器AD9843A把输入的图像信号进行处理并输出标准的图像信 号。此时AD9843A输出图像信息流、同步时钟以及行场同步输入到FPGA中。

  3.2 系统控制模块

  系统中,FPGA主要完成整个系统的控制功能。输入图像信号经过视频编码器后,进入FPGA进行去噪预处理以提高编码效率,主要是直方图 均衡和低通滤波。对于AD9843A视频编码器的配置可以通过FPGA软件模拟I2C总线来实现。同时FIGA系统还要向ADV212提供复位、读写、片 选以及时钟等信号来控制其工作时序和工作模式,并要实现对ADV212的初始化和固件下载功能,FPGA控制系统时序关系图如图3所示。系统运行的所有程 序以及ADV212所需的固件都是存储在FPGA内部的Flash中。系统工作后,需要把这些固件写入ADV212相应的RAM空间中,进行一些软件的运 行。

  由于遥感图像数据量庞大,需采用缓存技术改善系统的整体性能(如吞吐量、查询响应时间等),构建大规模视频服务系统时,可以减少对磁盘的访问,提高系统性 能。2块SRAM之间采用“乒乓”方式对图像数据码流进行存取以提高传输速率。这种结构是将输入数据流通过输入数据选择单元等时地将数据流分配到2个数据 缓冲区。在第1个缓冲周期,将输入的数据流缓存到数据缓冲模块1上,在第2个缓冲周期,通过输入数据选择单元的切换,将输入的数据流缓存到数据缓冲模块 2,同时,将数据缓冲模块1缓存的第1个周期的数据通过输出数据选择单元的选择,送到运算处理单元进行处理,第3个缓冲周期,再次切换数据的输入与输出缓冲模块。如此循环,周而复始。当系统中收到传输指令后,FPGA再将存放在 SRAM中的待发送码流经过FPGA读取出来。同时FPGA还要实现压缩系统与外部的接口功能,用于分发数据流,并产生所需的时序。

  3.3 系统压缩模块

  系统控制器件FPGA需对ADV212寄存器进行初始化,加载ADV212编码模式所需的固件并设置ADV212编码参数,ADV212 才能开始硬件编码工作产生JPGA2000格式的压缩码流。ADV212包含16个直接访问的寄存器,主机必须首先初始化这些寄存器来保证其他操作正确。 图4是ADV212编码流程图。

  当系统上电复位后由FPGA把Flash中的固件数据通过访问间接寄存器加载到ADV212的固件RAM空间。FPGA设置ADV212编码参数包括:压 缩比、量化步长、小波变换级别、小波变换模式、JPEG2000渐进模式等。如果ADV212固件加载正确,嵌入式处理器会将应用程序ID写入 SWFLAG寄存器。通过检验SWFLAG寄存器是否为所预知的值(编码模式的应用程序ID为OXFF82),就可判定固件加载是否正确。ADV212寄存器初始化 后,在VALID和HOLD握手协议的配合下,通过读信号读CODE FIFO。VDATA总线为原始图像数据输入接口,HDATA总线和ADDR总线为FPGA对ADV-212的配置总线,JDATA总线为ADV212中 JDATA模式的压缩数据输出接口。当ADV212正常工作后产生的JPEG2000格式的压缩码流经HDATA总线输出。再将压缩码流传送到FPGA中 对图像数据进行行串转并,转换输出的并行数据送人SRAM中存放。

  3.4 系统输出模块

  ADV212编码后产生的JPEG2000格式码流首先被送入FPGA中进行处理,处理之后再将码流存放在SRAM中等待系统发送“传 送”指令。当系统发出“传送”指令后,FPGA将存放在SRAM中的待发送压缩码流传回FPGA中,在FPGA中转换成串行码流最后通过以太网接口器件发 送出去。

4 结束语

  空间相机图像压缩系统对压缩比、实时性及抗误码能力等都提出很高要求,为了满足这些要求,采用了基于FPEG+ADV212结构的图像压缩系统,该系统根 据空间相机图像压缩质量和码率的要求,选择从400:1到2:l可调压缩比,经测试该系统工作稳定性强,基本满足空间相机图像压缩系统对图像细节丰富、数 据量庞大、高压缩比和抗误码率等各方面的要求。

关键字:遥感图像  JPEG2000  ADV212  FPGA 引用地址:一种多光谱可见光遥感图像压缩系统设计

上一篇:基于无线技术的电缆接头温度监测系统终端设计
下一篇:基于DDK的TLV320AIC23型编解码器的驱动设计

推荐阅读最新更新时间:2024-03-16 10:55

基于ADC和FPGA脉冲信号测量的设计方案
  0引言   测频和测脉宽现在有多种方法。通常基于MCU的信号参数测量,由于其MCU工作频率很低,所以能够达到的精度也比较低,而基于AD10200和 FPGA的时域测量精度往往可达10 ns,频率测量精度在100 kHz以内。适应信号的脉宽范围在100 ns~1 ms之间;重复周期在0.05~100ms:频率在0.1 Hz~50 MHz。   AD10200是高速采样芯片,其中内嵌变压器,因此采样电路外部不再需要变压器,使得电路设计更为简单;最低采样速率为105 MSPS,具有3.3 V或者5 V CMOS兼容输出电平,双通道12位采样,补码形式输出,每个通道功耗为0.850W。通常可应用于雷达中频信号接收机、相位组接收机、
[测试测量]
基于ADC和<font color='red'>FPGA</font>脉冲信号测量的设计方案
FPGA的明天在哪里?Intel、AMD和Nvidia都将怎么做?
本文编译自SemiWiki 2015年6月1日,英特尔和Altera宣布,他们已达成最终协议,英特尔将以167亿美元收购Altera。这是FPGA界的一个重要里程碑,因为Xilinx和Altera是FPGA的主要供应商。 而在不久前AMD正式宣布收购Xilinx之后,FPGA界对FPGA的未来产生了极大的担忧。 据AMD称,收购Xilinx的主要目标是创建业界领先的高性能计算公司,“显著扩大AMD产品组合和客户群的广度,包括Xilinx已确立的领先市场”。但是,Xilinx领先的主要市场是什么? Alveo,VERSAL和Vitis AI Xilinx在3年前发布了一个功能强大的FPGA平台Alveo。Alve
[嵌入式]
美乐威在其最新的HDMI视频采集卡上采用莱迪思半导体FPGA
美乐威在其最新的HDMI视频采集卡上采用莱迪思半导体FPGA 中国上海——2022年11月17日——莱迪思半导体公司, 低功耗可编程器件的领先供应商,近日宣布美乐威电子科技有限公司(下称“美乐威”)选择莱迪思CrossLink™-NX FPGA产品打造其最新的Eco Capture和视频编码传输类产品。 莱迪思CrossLink-NX FPGA基于屡获殊荣的莱迪思Nexus™平台,可提供行业领先的低功耗、小尺寸、可靠性和高性能,满足开发人员创建创新的嵌入式视觉和人工智能解决方案的需求。 美乐威总裁童涌先生 表示:“CrossLink-NX是一款出色的产品,其低功耗和可靠的PCIe性能使其成为我们视频采集设计的最佳选择。我们
[嵌入式]
基于FPGA的嵌入式PLC微处理器设计
前言   现场可编程门阵列( FPGA )是近几年来出现并被广泛应用的大规模集成电路器件,它的特点是直接面向用户,具有极大的灵活性和通用性使用方便,硬件测试和实现快捷,开发效率高,成本低,上市时间短,技术维护简单,工作可靠性好等。   硬件描述语言(VHDL)是用来描述硬件电路的功能,信号连接关系及时序关系的高级硬件编程语言,设计者可根据VHDL语言法则,对系统的逻辑进行行为描述,然后通过综合工具进行电路结构的综合、编译、优化,用仿真工具进行逻辑功能仿真和系统时序仿真,可在短时间内设计出高效、稳定、符合设计要求的大规模或超大规模的集成电路。   该处理器采用了TOP—DOWN的层次网络模块化设计方法,用VHDL描述了
[嵌入式]
基于<font color='red'>FPGA</font>的嵌入式PLC微处理器设计
基于FPGA的实时可编程高精度信号源设计
  1 引言   信号源作为一种电子测量和计量设备,通常可产生大量的标准信号和用户定义信号。由于它具有高精度、高稳定性、可重复性和易操作性等特点,而被广泛用于自动控制系统、震动激励、通讯和仪器仪表领域。它不仅可以模拟各种复杂信号,还可对频率、幅值、相移、波形进行动态、及时的控制,并能与其它仪器进行通讯,组成自动测试系统。在各种实验应用和实验测试处理中,既可根据使用者的要求,作为激励源来仿真各种测试信号,并提供给被测电路,以满足测量或各种实际需要,也可作为一种测量仪器来完成一定的测试功能。然而,由于应用背景的不同和对测试、测量技术要求的提高,对信号源的频率精度、幅值精度、信号形式等要求也越来越高,因此开发高精度信号源具有重大的意义。
[测试测量]
基于<font color='red'>FPGA</font>的实时可编程高精度信号源设计
采用FPGA实现 DisplayPort
在1月份举办的美国消费 电子 展(Consumer Electronics Show) 上,数家业界主要的平板电视及显示技术公司纷纷宣布推出高清 3D 电视和令人惊艳的4K x 2K LCD 显示器,从而可将用户家中、车内或移动设备上的电视、显示器以及其他电子设备之间需要交换的数据量显著提升至前所未有的水平。在这些最新的电视上,体育迷们可以欢欣鼓舞地体验到众多优异性能,如 176 度的超广视界、1,200:1 的超高对比度以及 450尼特的亮度——足以使最阴暗的洞穴通透明亮。   不过, 对于开发这些电视或连接至这些电视的电子产品的设计工程师来说,所有这些最新特性都意味着需要非常高的带宽。例如,一部具备 800 万像素的四声道 4
[嵌入式]
采用<font color='red'>FPGA</font>实现 DisplayPort
Altera、MIPS等联合发布MIPS-Based的FPGA软核处理器
    Altera、MIPS科技以及System Level Solutions (SLS) 日前推出了MIPS-BasedTM、FPGA优化 软核处理器 ,适用于Altera FPGA以及ASIC器件。MP32处理器是MIPS兼容应用类处理器,继承了业界规模最大的软件开发工具以及操作系统支持生态系统。MP32处理器是业界第一款基于FPGA的软核处理器,由Wind River公司的VxWorks RTOS和MIPS Navigator ICS软件开发套装提供支持。与Altera丰富的嵌入式知识产权(IP)系列内核、创新的FPGA设计工具以及业界最好的可编程逻辑系列器件相结合,MP32处理器非常适合在网络、视频和数字信号处理等应用中
[嵌入式]
基于状态机和流水线技术的3DES加密算法及其FPGA设计
摘要:介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EP1S25F780C5中。 关键词:状态机 流水线 3DFS FPGA 随着网络的快速发展,信息安全越来越引起人们的关注。加密技术作为信息安全的利器,正发挥着重大的作用。通过在硬件设备(如由器、交换机等)中添加解密功能,可使存储和传输的数据具有较高的安全性。传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外,其运算速度较硬件加密要慢,密钥以明文的方式存储在程序
[半导体设计/制造]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新安防电子文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 视频监控 智能卡 防盗报警 智能管理 处理器 传感器 其他技术 综合资讯 安防论坛

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved