Altera 公司宣布, 三洋电子有限公司在其 PLV-Z2000 1080p 家庭影院投影仪中采用 Cyclone
® II FPGA 和 Nios
® II 嵌入式处理器, 进一步提高 了家庭娱乐系统的图像质量 。 Altera 的 FPGA 和嵌入式处理器组合方案的高级图像处理功能使三洋最新款家庭影院投影仪的对比度达到了 15,000:1 。利用 Altera 的解决方案,三洋等产品创新者提高了集成度,实现了更具价值的功能。在 2008 年 1 月 7 号至 10 号举行的拉斯维加斯消费类电子产品展 (CES) 上,三洋将展示其 PLV-Z2000 1080p 家庭影院投影仪。
三洋电子有限公司工程部投影仪分部总经理 K. Sugimura 评论说:“ Altera 的 FPGA 和嵌入式处理器技术提供了非常丰富的功能,其性能和内在价值对我们获得高质量视频有很大帮助。利用 Altera 的解决方案,我们提高了 PLV-Z2000 投影仪的集成度,实现了更复杂的功能。而且, Altera 新的 Cyclone III FPGA 应用前景广阔,我们在今后的产品中更有保障实现质量更好的图像。”
在元件选择过程中,三洋确定 Nios II 嵌入式处理器的性能能够满足其提高图像质量的需求。 Altera 解决方案帮助三洋家庭影院投影仪实现了色彩更丰富、更逼真的图像,同时提高了对比度和分辨率,柔和的图像甚至达到了胶片的视觉感受,所提供的 7 级预校准功能可适应各种暗室和环境亮度变化。
通过多项增强功能,包括浮点、硬件加速以及 C 代码例程自动加速等, Nios II 嵌入式处理器一直保持了在软核处理器领域的性能领先优势。一家著名市场研究公司在最近的报告中将 Nios II 处理器内核命名为 FPGA 业界设计启动时应用最广泛的软核处理器。
Altera 产品和公司营销资深副总裁 Danny Biran 说:“我们强大的 Cyclone II FPGA 和 Nios II 嵌入式处理器产品组合是设计人员实现高级信号处理功能,提高其内在价值的最佳途径。三洋的 PLV-Z2000 为家庭影院爱好者提供了独特的娱乐感受,我们非常高兴能够在这款功能丰富的高清晰家庭投影仪中发挥重要作用。”
关键字:FPGA
引用地址:
FPGA 为三洋最新款家庭影院投影仪添彩
推荐阅读最新更新时间:2024-05-13 21:01
硬件在环(HIL)仿真应用中的LabVIEW FPGA
硬件在环(HIL)仿真可以对虚拟运行环境中的设备进行非常逼真的模拟。一个典型的HIL系统包括用于从控制系统接收数据的传感器、用于发送数据的传动器、一个用于处理数据的控制器、一个人机界面(HMI)以及一个开发后仿真分析平台。
由此下载
[应用]
英特尔发布行业首款集成高带宽内存、支持加速的 FPGA
近日,英特尔宣布推出英特尔® Stratix® 10 MX FPGA,该产品是行业首款采用集成式高带宽内存 DRAM (HBM2) 的现场可编程门阵列 (FPGA)。通过集成 HBM2,英特尔 Stratix 10 MX FPGA 可提供 10 倍于独立 DDR 内存解决方案的内存带宽1。凭借强大带宽功能,英特尔 Stratix 10 MX FPGA 可用作高性能计算 (HPC)、数据中心、网络功能虚拟化 (NFV) 和广播应用的基本多功能加速器,这些应用需要硬件加速器提升大规模数据移动和流数据管道框架的速度。 在 HPC 环境中,大规模数据移动前后数据的压缩和解压缩功能至关重要。相比独立的 FPGA,集成 HBM2 的 F
[嵌入式]
基于FPGA的大动态数控AGC系统设计
随着软件无线电技术和FPGA、DSP、AD 等技术的高速发展,数字接收机的应用日益广泛。为了扩大数字接收机的ADC 动态范围,广泛采用了自动增益控制(AGC) ,使接收机的增益随着信号的强弱进行调整,其性能的好坏直接影响着接收机能否高质量稳定接收。传统的AGC 电路大都采用模拟电路,但由于模拟AGC 缺乏智能性,难以实现复杂的控制算法,且精度不高,调试复杂。这里介绍了一种基于FPGA 和数控VGA 芯片AD8370 的数字自动增益控制的实现方法,实时地调整中频接收机的增益,大大增强了系统的动态范围。 1 数控AGC 实现方法 数控AGC 原理框图如图1 所示,在信号数字化后,根据样本估计出信号功率,与参考值比较后,
[嵌入式]
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]
基于FPGA和ARM的图像采集传输系统
引言 图像处理技术的快速发展,使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机,有的基于CCD摄像机、解码器、FPGA和DSP,而有的基于CMOS图像传感器芯片、FPGA和DSP,它们在实时性,灵活性,可维护性方面各有优缺点。而在农业生产中,以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要.充分利用ARM的灵活性和FPGA的并行性特点,设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构,该
[单片机]
ARM DSP X86 POWERPC MIPS FPGA简介
ARM:RISC(哈系),基于Load/Store的内存访问方式,长度固定的指令,流水线结构(RISC指令都是固定长度的,这也导致指令编码中会有较多的浪费,使得程序空间变大)。基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 %以上的市场份额,具有比较强的事务管理功能,可以用来跑界面以及应用程序等,其优势主要体现在控制方面。其可以做的功耗很低,很精简,因此适合没有固定电源,使用电池供电的移动设备。 DSP:哈佛设计,数据总线和地址总线分开,使程序和数据分别存储在两个分开的空间,允许取指令和执行指令完全重叠。强大数据处理能力和高运行速度,主要是用来计算的,比如进行加密解密、调制解调等,优势是强大的数据处理能
[单片机]
基于FPGA的时统模块可靠性设计
摘要:文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法,实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能,提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。 关键词:同步精度;可编程门阵列;时统;紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求,尤其是对于整个系统中用来产生统一时间信号的专用设备来说,其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上,它接收时统站发来的时间信号,完成与时统站送来时间信号的同步,同时回送一路供时统站延时检查和解调检查用,并向测控设备发送
[嵌入式]
Synopsys与Lattice Semiconductor续签多年期FPGA设计软件OEM协议
美国加利福尼亚州,山景城 2016年6月27日 亮点: 多年期合约的续签使得莱迪思半导体的用户得以继续使用Synopsys Synplify Pro综合工具 在时序、面积和运行时间专为Lattice体系结构优化,以获得最佳质量结果,帮助客户实现其智能联网器件更快上市 与Lattice Diamond软件集成,为Lattice FPGA实现提供统一的设计流程 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布与Lattice Semiconductor Corporation续签了多年期的Synopsys Synplify Pro FPGA综合工具OEM协议。根据协议,Synopsys将继续为
[嵌入式]