摘要:介绍了TMS320C2XX系列微处理芯片的结构、特点及其开发环境和开发过程,并给出了TMS320F206在宽带恒定束宽波束形成器中的应用实例。该芯片具有25ns的指令周期、32kw的片内高速Flash Memory及与IEEE标准1149.1兼容的逻辑扫描电路,从而使系统的软硬件设计、开发非常方便,加之其丰富的片内资源和高的性价比,使其具有很好的推广应用前景。
关键词:数字信号处理 波束形成 JTAG 逻辑扫描电路
自1984年我国引进国外数字信号处理器件以来,数字信号处理技术在诸多领域得到了推广和应用,并取得了可喜的成果。特别是美国TI公司的TMS320系列产品,拥有广大的用户群并在其应用中积累了丰富的经验和技术支持。为了进一步满足DSP应用的需要,TI公司新近推出了TMS320C2XX系列产品。与TMS320C2X系列相比,其在速度、片内资源和性价比等方面均有了很大提高,速度提高了2~4倍,而价格却下降了一半还多,而且片内资源更加丰富,开发环境更加便利。其指令系统的功能得到了加强且与之兼容,使TMS320C2X丰富的技术支持得以继承,能非常容易地升级到TMS320C2XX。可以展望,TMS320C2XX系列必将取代TMS320C2X系列,并得到推广和应用。
本文作者结合具体课题,将TMS320C2XX系列产品中的TMS320F206微处理芯片应用于宽带恒定束宽波束形成器。由于TMS320F206丰富的片内资源、良好的开发环境,使电路设计简单可靠、调试方便;通过JTAG接口在线仿真,软件开发调试快捷;所构成的系统功能强、速度快、易于调试、便于扩展、运行可靠稳定。
1 TMS320C2XX简介
TMS320C2XX的三大主要特点之一是采用了改进的哈佛结构,片内具有相互独立的六条总线(三条内部地址总线:PAB、DRAB、DWAB;三条内部数据总线:PRDB、DRDB、DWEB),不仅使程序存储器与数据存储器的访问相互独立,且使数据存储器的读和写也相互独立并能同时执行,从而极大地优化了运算处理能力。图1是TMS320C2XX的总线结构图。
TMS320C2XX的特点之二是片内资源更加丰富。这个系列有四个产品,为了满足不同应用的需求,其片内资源也有所不同。表1列出了这四种产品片内主要资源情况及其与TMS320C25的比较。
TMS320C2XX的特点之三就是片内具有逻辑扫描电路,该电路与IEEE标准1149.1兼容,并通过八个专门引脚与外部14引脚的JTAG接口相连。通过JTAG接口可完成以下工作:(1)可对芯片引脚进行测试;(2)可对外部Data空间及I/O空间进行检测;(3)可对芯片内部Flash Memory进行编程;(4)可对片内片外RAM加载数据;(5)可进行在线运行仿真。以上特点给硬件的调试及软件的开发带来很大便利。
TMS320C2XX共有85条指令,不仅涵盖了TMS320C25的133条指令的全部功能,且指令的功能得到了增强,内容也有所增加。
表1 TMS320C2XX片内主要资源列表
项目 TMS320 | C203 | C204 | F206 | C209 | C25 |
ROM(w) | - | 4K | - | 4K | - |
Flash Memory(w) | - | - | 32K | - | - |
Data Memory(w) | 288 | 288 | 288 | 288 | 288 |
D/P Memory(w) | 256 | 256 | 256 | 256 | 2556 |
SARAM(w) | - | - | 4K | 4K | - |
同步串口 | 一个 | 一个 | 一个 | 无 | 一个 |
异步串口 | 一个 | 一个 | 一个 | 无 | 无 |
通用I/O | 4 位 | 4位 | 4位 | 4位 | 无 |
等待状态发生器 | 一个 | 一个 | 一个 | 一个 | 无 |
逻辑扫描电路 | 有 | 有 | 有 | 有 | 无 |
2 TMS320C2XX的开发
TMS320C2XX的开发与TMS320C2X的开发过程很类似,其方便之处在于可通过JTAG接口对硬件电路进行在线测试及对软件进行在线运行仿真。其软件的开发流程如图2所示。
这里需要编辑的文件有两种:一是应用系统需要的源文件(*.ASM);二是对源代码进行定位的命令文件(*.CMD),在编写源程序文件时要区别符号的大小写。
由汇编器将汇编源程序汇编生成的OBJ文件是通用的目标文件格式(即COFF文件),有关说明请参考《TMS320 FIXED - POINT DSP ASSEMBLY LANGUAGE TOOLS USERS GUIDE》一书的第二章。
程序的连接是用DSPLNK连接器将COFF目标文件(一个或多个)连接起来,以产生可执行的输出文件。连接时DSPLNK调用命令文件(*.CMD)对目标文件进行定位。常用的连接格式为:
DSPLNK DEM01 DEM02 DEMO.CMD -0 DEMO.OUT -M DEMO.MAP,
其中输入文件为:DEM01.OBJDEM02.OBJ,命令文件为DEMO.CMD,输出文件为DEMO.OUT,映射文件为DEMO.MAP。
软件调试器是将输出文件*.OUT调入调试环境进行仿真运行以进行调试。该调试界面友好,易学易用。具体调试步骤,请参阅参考文献[2]。
将用户的目标码用于目标系统有三种方式,一是将目标码定制到片内的ROM中(如C204和C209);二是将目标码编程到片内Flash Memory中(如F206);三是将目标码固化到EPROM中(如C203)。
若要将目标码烧写到EPROM中,首先要编一个格式转换文件:Boot.CMD,其次运行DSPHEX Boot CMD将*.OUT文件转换成*.bin文件,然后用编程器编程烧写到EPROM即可。
TMS320F206片内32Kw的高速Flash Memory是很好的片内资源,可通过JTAG接口将输出文件*.OUT烧写到片内Flash Memory中,同时通过JTAG接口可在线运行,调试非常方便。对片内Flash Memory编程时,可编一个批处理文件*.BAT,在DOS或WIN98环境下运行,也可直接借助厂商提供的软件对Flash Memory进行编程。
3 TMS320C2XX的应用
现以TMS320C2XX中的TMS320F206应用于宽带声纳的恒定束宽波束形成器为例进行介绍。一般来说,声纳波束宽度与频率有关。为了在宽带信号中得到恒定束宽的波束,我们用不同的系数对不同频段的数据进行修正。这样,对于16个阵元的线列阵要实时得到16个恒定束宽的波束,共需256个“延时-加权-求和”网络,其总处理能力应大于每秒十七亿次乘加运算及相应的数据访问。为此我们用八片英国INMOS公司生产的IMSA100与八片TMS320F206构成一个处理阵列,由TMSA100完成延时修正,用TMS320F206完成相位补偿及加权求和。
3.1 电路设计
在进行电路设计时用一片IMSA100与一片TMS320F206加上必要的外围电路构成一个逻辑模块。由于TMS320F206片内含有32Kw的Flash Memroy可以存放程序代码、系数和参数,加之4K片内DARAM、通用I/O口等资源使电路大为简化。为了充分利用器件的处理能力以及满足系统实时处理的要求,我们以乒乓方式设计了数据缓存区。该电路模块组成框图如图3所示。
在制作印制电路板时,由于单元模块电路简便,我们将两个波束处理模块做在一块电路板上,八个模块共用四块波束处理板。波束形成器的管理和控制、与前后级的通讯及数据的格式化等由两片TMS320F206来完成。整个系统共由五块电路板组成,包含十片TM320F206、八片IMSA100及相应的外围器件。整个系统速度快、功能强、可扩展、易调试。最高处理速度可达每秒29亿次乘加运算。
3.2 软件设计
本系统共用了十片TMS320F206。由于采用了模块化设计,使其中八个波束处理模块中的八片TMS320F206工作过程基本一样,只是系数与参数不同。这样,软件的设计、调试任务大大减轻,而且每片TMS320F206的软件设计也采用了模块化设计,并编辑了相应的命令文件,最后将汇编、连接、编程编成一个批处理文件,可在DOS或WIN98环境下借助于JTAG接口,对软件进行在线仿真运行,软件的调试修改、参数调整及系数的修正均可在线进行,从而大大缩短了开发周期。另外两片TMS320F206,一片用于波束形成器的控制与管理,另一片用于数据的格式化及与前后级的数据交换与通讯。
由于TMS320F206高的性价比及好的开发环境,使该系统具有速度高、可扩展、易调度、便修正等特点。
上一篇:基于FPGA技术的新型高速图像采集
下一篇:利用TL16C750实现DSP与PC机的高速串行通信
- 热门资源推荐
- 热门放大器推荐
- 芯原推出新一代高性能Vitality架构GPU IP系列 支持DirectX 12和先进的计算能力
- NXP 2.5亿美元收购Aviva,但车载SerDes领域依然处于战国时期
- 应对 AI 时代的云工作负载,开发者正加速向 Arm 架构迁移
- 沉浸式体验漫威宇宙,英特尔锐炫显卡为《漫威争锋》提供Day 0支持
- 艾迈斯欧司朗与法雷奥携手革新车辆内饰,打造动态舱内环境
- 《嵌入式-STM32开发指南》第二部分 基础篇 - 第7章DMA(HAL库)
- 【“源”察秋毫系列】DC-DC电源效率测试,确保高效能与可靠性的关键步骤
- NVIDIA 推出高性价比的生成式 AI 超级计算机
- Mapbox与Arm合作推出虚拟主机 加速软件定义汽车导航
- 移植tslib和Qt5.6到三星s5pv210开发板