2008新视点 低功耗是一种优势

发布者:HarmoniousVibes最新更新时间:2008-01-20 来源: 中国电子报关键字:FPGA 手机看文章 扫描二维码
随时随地手机看文章

Altera公司产品和企业市场副总裁DannyBiran

低功耗是一种战略优势

在器件的新应用上,FPGA功耗和成本结构的改进起到了非常重要的作用。Altera针对低功耗,同时对体系结构和生产工艺进行改进,使我们的高端StratixIIIFPGA能够用于高性能计算领域,而低成本CycloneIIIFPGA用于软件无线电,MaxIIZCPLD则适合便携式应用。

在生产工艺方面,Altera在很大程度上受益于和TSMC的合作。这种紧密的合作关系使Altera能够在CycloneIII中充分发挥TSMC低功耗65nm工艺技术的优势,和竞争器件相比,大大降低了功耗。我们在45nm产品开发中也取得了很大进步,将在2008年推出我们的首款45nm产品。

对Altera而言,低功耗是一种战略优势。在高端FPGA领域,我们引入了可编程功耗技术,这一技术使我们的StratixIII器件比前一代FPGA功耗低50%。可编程功耗技术是StratixIIIFPGA所独有的,在这种技术中,每一可编程逻辑阵列模块(LAB)、数字信号处理(DSP)模块以及存储器模块都可以根据设计要求工作在高速或者低功耗模式下。

在低成本FPGA中,我们推出了CycloneIIIFPGA,它是业界首款也是唯一一款65nm低成本FPGA,采用了TSMC的LP (低功耗)工艺。CycloneIII器件功耗比竞争FPGA低75%,逻辑单元(LE)容量达到5KB至120KB。

为满足便携式应用市场的需求,我们推出了零功耗MaxIIZCPLD。MAXIIZ器件采用了创新的查找表(LUT)逻辑结构,同时实现了非易失和瞬时接通特性,打破了传统宏单元CPLD在功耗、体积和成本上的局限。

对于宽带的需求使得可编程逻辑成为DSP和嵌入式应用的最佳选择。利用Altera的NiosII嵌入式处理器,FPGA设计人员能够迅速开发最适合的处理器系统,其定制处理器内核、外设、存储器接口和定制硬件外设满足了系统独特的需求。市场研究公司Gartner最近将NiosII命名为最流行的FPGA软核处理器。

在中国,Altera的FPGA技术在很多应用领域都受到了广泛欢迎,包括通信、消费类和医疗等。例如,在9月份,我们宣布StratixII高性能FPGA被清华大学用来开发中国最近通过的数字多媒体广播地面(DTMB,也称为DMB-TH)国家数字电视广播标准。

赛灵思公司亚太区市场营销董事郑馨南

新技术让三重播放成为可能

FPGA正在推动工艺的发展,新的工艺技术帮助所有客户降低成本。2007年5月,赛灵思宣布其Virtex-5系列4个平台中有3个平台的15款器件实现量产。这些采用新工艺生产的器件在性能和密度方面取得了前所未有的进步,与前一代 90nmFPGA相比,速度平均提高30%,容量增加65%,同时动态功耗降低35%,静态功耗保持相同的低水平,使用面积减小45%。2007年4月和11月,赛灵思分别推出新型低成本SPARTAN-DSP系列和新一代完整的嵌入式处理解决方案,并联合安富利举办覆盖90个城市的X-Fest系列研讨会,为客户提供系统级解决方案,帮助他们应对设计挑战。

对三重播放业务的部署是目前全球广播和电信行业的一个发展趋势,并将成为未来5年-10年驱动巨大创新的主要动力,FPGA领域也是如此。数字信号处理、包处理和高速运算三种技术使三重播放有可能变成现实。其中在基础设施上FPGA担任一个非常重要的角色,FPGA为三重播放提供解决方案。赛灵思FPGA不仅对基础设施提供支持(如Virtex-5器件),在终端方面赛灵思也提供非常多的解决方案。设计支持三重播放业务的产品必须具备高性能、大容量、低功耗、低成本、上市时间短和市场生命周期长等特性,并且要能够灵活适应不断演进的标准和协议。这些挑战从而也使得PLD/FPGA成为比ASIC和ASSP更有优势的选择。

FPGA在成本、容量、功耗、速度和工艺技术等方面将继续演进。根据赛灵思的历史纪录,与1999年初期相比,FPGA的成本降低为1/500,逻辑容量提高了200倍,功耗降低为1/50,速度加快了40倍。2008年,赛灵思将继续推动FPGA成本、逻辑容量、功耗和速度的不断演进。预计到2010年,FPGA在价格上还会降低80%,容量增大5倍,在每瓦消耗的功耗上面会有更多的功能,速度也会增加5倍。

关键字:FPGA 引用地址:2008新视点 低功耗是一种优势

上一篇:老兵新传:Xilinx新CEO谈未来战略
下一篇:Actel:致力智能功率解决方案的开发

推荐阅读最新更新时间:2024-05-13 21:01

硬件在环(HIL)仿真应用中的LabVIEW FPGA
硬件在环(HIL)仿真可以对虚拟运行环境中的设备进行非常逼真的模拟。一个典型的HIL系统包括用于从控制系统接收数据的传感器、用于发送数据的传动器、一个用于处理数据的控制器、一个人机界面(HMI)以及一个开发后仿真分析平台。 由此下载
[应用]
英特尔发布行业首款集成高带宽内存、支持加速的 FPGA
近日,英特尔宣布推出英特尔® Stratix® 10 MX FPGA,该产品是行业首款采用集成式高带宽内存 DRAM (HBM2) 的现场可编程门阵列 (FPGA)。通过集成 HBM2,英特尔 Stratix 10 MX FPGA 可提供 10 倍于独立 DDR 内存解决方案的内存带宽1。凭借强大带宽功能,英特尔 Stratix 10 MX FPGA 可用作高性能计算 (HPC)、数据中心、网络功能虚拟化 (NFV) 和广播应用的基本多功能加速器,这些应用需要硬件加速器提升大规模数据移动和流数据管道框架的速度。 在 HPC 环境中,大规模数据移动前后数据的压缩和解压缩功能至关重要。相比独立的 FPGA,集成 HBM2 的 F
[嵌入式]
基于FPGA的大动态数控AGC系统设计
随着软件无线电技术和FPGA、DSP、AD 等技术的高速发展,数字接收机的应用日益广泛。为了扩大数字接收机的ADC 动态范围,广泛采用了自动增益控制(AGC) ,使接收机的增益随着信号的强弱进行调整,其性能的好坏直接影响着接收机能否高质量稳定接收。传统的AGC 电路大都采用模拟电路,但由于模拟AGC 缺乏智能性,难以实现复杂的控制算法,且精度不高,调试复杂。这里介绍了一种基于FPGA 和数控VGA 芯片AD8370 的数字自动增益控制的实现方法,实时地调整中频接收机的增益,大大增强了系统的动态范围。   1 数控AGC 实现方法   数控AGC 原理框图如图1 所示,在信号数字化后,根据样本估计出信号功率,与参考值比较后,
[嵌入式]
基于<font color='red'>FPGA</font>的大动态数控AGC系统设计
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]
<font color='red'>FPGA</font>之DDS信号发生器
基于FPGA和ARM的图像采集传输系统
  引言   图像处理技术的快速发展,使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机,有的基于CCD摄像机、解码器、FPGA和DSP,而有的基于CMOS图像传感器芯片、FPGA和DSP,它们在实时性,灵活性,可维护性方面各有优缺点。而在农业生产中,以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要.充分利用ARM的灵活性和FPGA的并行性特点,设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构,该
[单片机]
基于<font color='red'>FPGA</font>和ARM的图像采集传输系统
ARM DSP X86 POWERPC MIPS FPGA简介
ARM:RISC(哈系),基于Load/Store的内存访问方式,长度固定的指令,流水线结构(RISC指令都是固定长度的,这也导致指令编码中会有较多的浪费,使得程序空间变大)。基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 %以上的市场份额,具有比较强的事务管理功能,可以用来跑界面以及应用程序等,其优势主要体现在控制方面。其可以做的功耗很低,很精简,因此适合没有固定电源,使用电池供电的移动设备。 DSP:哈佛设计,数据总线和地址总线分开,使程序和数据分别存储在两个分开的空间,允许取指令和执行指令完全重叠。强大数据处理能力和高运行速度,主要是用来计算的,比如进行加密解密、调制解调等,优势是强大的数据处理能
[单片机]
基于FPGA的时统模块可靠性设计
摘要:文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法,实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能,提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。 关键词:同步精度;可编程门阵列;时统;紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求,尤其是对于整个系统中用来产生统一时间信号的专用设备来说,其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上,它接收时统站发来的时间信号,完成与时统站送来时间信号的同步,同时回送一路供时统站延时检查和解调检查用,并向测控设备发送
[嵌入式]
基于<font color='red'>FPGA</font>的时统模块可靠性设计
Synopsys与Lattice Semiconductor续签多年期FPGA设计软件OEM协议
美国加利福尼亚州,山景城 2016年6月27日 亮点: 多年期合约的续签使得莱迪思半导体的用户得以继续使用Synopsys Synplify Pro综合工具 在时序、面积和运行时间专为Lattice体系结构优化,以获得最佳质量结果,帮助客户实现其智能联网器件更快上市 与Lattice Diamond软件集成,为Lattice FPGA实现提供统一的设计流程 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布与Lattice Semiconductor Corporation续签了多年期的Synopsys Synplify Pro FPGA综合工具OEM协议。根据协议,Synopsys将继续为
[嵌入式]
小广播
最新应用文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved