Actel:致力智能功率解决方案的开发

发布者:blazings最新更新时间:2008-01-20 来源: EDN关键字:FPGA 手机看文章 扫描二维码
随时随地手机看文章

JohnEastActel公司首席执行官兼总裁  “ 在制程工艺技术和功耗的坐标轴中,动态功耗和静态功耗相交的最低点,对应的工艺制程技术是0.13mm,这就是Actel为什么一直以来还在采用0.13mm工艺技术。”

  Actel公司由于采用了独特的反熔丝硅体系结构,早期反熔丝的FPGA已经在航天、航空、军用和工业控制等领域占据了重要的位置,其可靠性和安全性和抗辐射能力毋庸置疑。如今新一代的Flash架构的FPGA逐渐走向消费类市场,与其它厂家的FPGA相比,有着单芯片、低功耗、高安全性、高可靠性等优势。日前,Actel公司首席执行官兼总裁John East接受《EDN China》记者独家采访时表示,公司将专心针对消费类市场研发低功耗和高功效FPGA产品。

  奠定低功耗的新标准

  由于便携式产品的生命周期短及市场竞争激烈,设计人员必须不断增加新的功能和复杂性,但却不能耗用更多的电池能量。根据便携式产品的特点,近年内,Actel不断推出瞄准便携式应用的高灵活性、低功耗的FPGA产品。John Eas表示,FPGA设计人员不仅要求开发工具全面,而且要求易于使用,也要求专为降低功耗而优化。Actel这方面的产品包括,静态功耗仅为5

mW的超低功耗FPGA——IGLOO系列产品、采用Flash 技术的低功耗和上电即用FPGA、适用便携式应用处理器的FPGA以及低功耗系统管理IP和优化功率的设计创建与分析工具等。Actel的使命就是通过客户高度赞赏的创新可编程逻辑解决方案,从芯片级到系统级解决功耗问题。

  John Eas特别提到,Actel公司最近特为其IGLOO系列业界最低功耗FPGA系列与专为FPGA应用而设计并广泛流行的工业标准32位ARM Cortex-M1处理器核相结合,为设计人员提供了理想的低功耗集成平台,可迅速开发便携式产品。Cortex-M1核具备非常低工作电流和静态功耗的特性,在静态模式下仅消耗24mA,在睡眠模式下更低至3mA。IGLOO 采用创新的Flash*Freeze模式,可使器件在保存SRAM和寄存器数据的同时简便地进入或退出超低功耗模式,并将静态电流降至24mA,低于最接近的低功耗FPGA的二百分之一,与目前用于便携式应用的各种PLD产品相比,可延长电池寿命达10倍以上,对便携式应用别具吸引力,因而奠定了低功耗的新标准。

  John Eas指出,在FPGA领域里,Actel 的芯片封装是占位面积最小的,例如,CS81产品封装尺寸只有4mm×4mm,而每mm2的逻辑数量却是竞争产品的4倍,I/O数量是3倍,很适合便携式产品的应用。Actel还根据客户的需求,开发了很多的接口IP,例如,在便携式存储中,FPGA可作为从处理器总线到存储接口的桥接ATA6和CE-ATA,SD1.1/2.0和MMC,CompactFlash3.0 CardBus2.1/PCMCIA。这些产品的应用目标市场主要是针对智能电话、GPS、PDA,手持式和流动存储以及袋装计算器和销售终端等。

  关于Actel的产品为什么一直还在采用0.13mm工艺技术,John Eas解释说,在制程工艺技术和功耗的坐标轴中,动态功耗和静态功耗相交的最低点,对应的工艺制程技术是0.13mm,也就是说,采用0.13mm工艺技术,漏电流是最低的,“这就是我们为什么一直以来还在采用0.13mm工艺技术。”

  对“绿色设计”和“降低功耗”的热门话题,John Eas又从另一个角度分析道,这正如Al Gore主演的《难以忽视的真相》(An Inconvenient Truth) 一片所探讨的,我们日常生活中使用的电子设备是产生导致全球变暖的温室效应气体的元凶之一。结果,尽管这些创新电子产品让我们的生活更加美好,但它们同时也带来了非常真实的威胁。随着技术的进一步发展,我们有责任在解决全球变暖问题上发挥重要的作用。

  全新功率驱动布局功能

  为了扩展其业界领先的专门针对芯片级和系统级节省功率的解决方案,Actel 公司还推出全新版本Libero 集成设计环境 (IDE v8.1),IDE v8.1具备崭新的重要功能包括功率驱动布局,使设计人员得以进一步优化设计,并可减少典型设计的动态功耗达30%。John Eas表示,通过在Libero的SmartPower工具中内置先进的功耗分析功能,这个强化的分析环境将可首次让用户在设计的所有功能模式下深入了解其功率应用。此外,便携产品设计人员更可透过其创新的电池寿命评估功能,查看每个循环周期的峰值功耗,以及整个仿真过程的平均功耗。以其FPGA设计的功耗曲线为基础,精确计算出电池寿命。John Eas强调,这是首次在现场可编程门阵列 (FPGA) 设计工具中实现的新功能。

关键字:FPGA 引用地址:Actel:致力智能功率解决方案的开发

上一篇:2008新视点 低功耗是一种优势
下一篇:推出成本最低的I/O和DSP优化器件

推荐阅读最新更新时间:2024-05-13 21:01

硬件在环(HIL)仿真应用中的LabVIEW FPGA
硬件在环(HIL)仿真可以对虚拟运行环境中的设备进行非常逼真的模拟。一个典型的HIL系统包括用于从控制系统接收数据的传感器、用于发送数据的传动器、一个用于处理数据的控制器、一个人机界面(HMI)以及一个开发后仿真分析平台。 由此下载
[应用]
英特尔发布行业首款集成高带宽内存、支持加速的 FPGA
近日,英特尔宣布推出英特尔® Stratix® 10 MX FPGA,该产品是行业首款采用集成式高带宽内存 DRAM (HBM2) 的现场可编程门阵列 (FPGA)。通过集成 HBM2,英特尔 Stratix 10 MX FPGA 可提供 10 倍于独立 DDR 内存解决方案的内存带宽1。凭借强大带宽功能,英特尔 Stratix 10 MX FPGA 可用作高性能计算 (HPC)、数据中心、网络功能虚拟化 (NFV) 和广播应用的基本多功能加速器,这些应用需要硬件加速器提升大规模数据移动和流数据管道框架的速度。 在 HPC 环境中,大规模数据移动前后数据的压缩和解压缩功能至关重要。相比独立的 FPGA,集成 HBM2 的 F
[嵌入式]
基于FPGA的大动态数控AGC系统设计
随着软件无线电技术和FPGA、DSP、AD 等技术的高速发展,数字接收机的应用日益广泛。为了扩大数字接收机的ADC 动态范围,广泛采用了自动增益控制(AGC) ,使接收机的增益随着信号的强弱进行调整,其性能的好坏直接影响着接收机能否高质量稳定接收。传统的AGC 电路大都采用模拟电路,但由于模拟AGC 缺乏智能性,难以实现复杂的控制算法,且精度不高,调试复杂。这里介绍了一种基于FPGA 和数控VGA 芯片AD8370 的数字自动增益控制的实现方法,实时地调整中频接收机的增益,大大增强了系统的动态范围。   1 数控AGC 实现方法   数控AGC 原理框图如图1 所示,在信号数字化后,根据样本估计出信号功率,与参考值比较后,
[嵌入式]
基于<font color='red'>FPGA</font>的大动态数控AGC系统设计
FPGA之DDS信号发生器
本文主要涉及以下几个问题 1:频率控制字如何得到 2:DDS的框图 3:用MATLAB得到正弦波的数字量化 4:设计代码 5:仿真代码 6:仿真图 首先将正弦波信号离散化,离散成多少位的根据自己的设计精度要求来定,但最高位一定是符号位,负数用补码来表示;然后用rom或者ram来存储离散后的数据;再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1:相位累加器的位宽设为n,fc/(2^n)称作频率分辨率,这是能分辨出的最小频率,提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ,fc是采样频率,M是频率控制字,由此可以得到频率控制字。 2:DDS框图其中输入到ra
[测试测量]
<font color='red'>FPGA</font>之DDS信号发生器
基于FPGA和ARM的图像采集传输系统
  引言   图像处理技术的快速发展,使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机,有的基于CCD摄像机、解码器、FPGA和DSP,而有的基于CMOS图像传感器芯片、FPGA和DSP,它们在实时性,灵活性,可维护性方面各有优缺点。而在农业生产中,以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要.充分利用ARM的灵活性和FPGA的并行性特点,设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构,该
[单片机]
基于<font color='red'>FPGA</font>和ARM的图像采集传输系统
ARM DSP X86 POWERPC MIPS FPGA简介
ARM:RISC(哈系),基于Load/Store的内存访问方式,长度固定的指令,流水线结构(RISC指令都是固定长度的,这也导致指令编码中会有较多的浪费,使得程序空间变大)。基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 %以上的市场份额,具有比较强的事务管理功能,可以用来跑界面以及应用程序等,其优势主要体现在控制方面。其可以做的功耗很低,很精简,因此适合没有固定电源,使用电池供电的移动设备。 DSP:哈佛设计,数据总线和地址总线分开,使程序和数据分别存储在两个分开的空间,允许取指令和执行指令完全重叠。强大数据处理能力和高运行速度,主要是用来计算的,比如进行加密解密、调制解调等,优势是强大的数据处理能
[单片机]
基于FPGA的时统模块可靠性设计
摘要:文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法,实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能,提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。 关键词:同步精度;可编程门阵列;时统;紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求,尤其是对于整个系统中用来产生统一时间信号的专用设备来说,其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上,它接收时统站发来的时间信号,完成与时统站送来时间信号的同步,同时回送一路供时统站延时检查和解调检查用,并向测控设备发送
[嵌入式]
基于<font color='red'>FPGA</font>的时统模块可靠性设计
Synopsys与Lattice Semiconductor续签多年期FPGA设计软件OEM协议
美国加利福尼亚州,山景城 2016年6月27日 亮点: 多年期合约的续签使得莱迪思半导体的用户得以继续使用Synopsys Synplify Pro综合工具 在时序、面积和运行时间专为Lattice体系结构优化,以获得最佳质量结果,帮助客户实现其智能联网器件更快上市 与Lattice Diamond软件集成,为Lattice FPGA实现提供统一的设计流程 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)日前宣布与Lattice Semiconductor Corporation续签了多年期的Synopsys Synplify Pro FPGA综合工具OEM协议。根据协议,Synopsys将继续为
[嵌入式]
小广播
最新应用文章
换一换 更多 相关热搜器件
随便看看

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved