FPGA器件选型研究

发布者:JoyfulHarmony最新更新时间:2008-01-12 来源: 现代电子技术关键字:FPGA器件选型  器件管脚  电气接口标准  Xllinx公司  Virtex-5  锁相环 手机看文章 扫描二维码
随时随地手机看文章
      1 引 言

  现场可编程门阵列FPGA有集成度高、体积小、灵活可重配置、实验风险小等优点,在复杂数字系统中得到了越来越广泛的应用。

  随着FPGA技术的成熟和不断飞速发展,数字电路的设计只需一片FPGA器件、一些存储设备和一些电气接口匹配电路的解决方案已成为主流选择方案。根据多年的应用经验,相关数字系统中,FPGA器件的选型非常重要,不合理的选型会导致一系列的后续设计问题,有时甚至会使设计失败;合理的选型不光可以避免设计问题,而且可以提高系统的性价比,延长产品的生命周期,获得预想不到的经济效果。

  经过深入研究,总结了以下选型问题:器件的供货渠道和开发工具的支持;器件的硬件资源;器件的电气接口标准;器件的速度等级;器件的温度等级;器件的封装;器件的价格。

  2 FPGA器件选型应该考虑的问题

  2.1 器件的供货渠道和开发工具的支持

  目前,主要的FPGA供应商有Xllinx公司、Altera公司、Lattic公司和Actel公司[1],其中Xllinx公司和Altera公司的规模最大,能提供器件的种类非常丰富[2,3]。FPGA的发展速度非常快,很多型

号的FPGA器件已不是主流产品,为了提高产品的生命周期,最好在货源比较足的主流器件中选型。目前,Altera公司的主流器件有CycloneⅡ,CycloneⅢ,StatixⅡ,StatixⅡGX,StatixⅢ和StatixⅢGX等系列,其中CycloneⅡ和CycloneⅢ系列主要应用于逻辑设计和简单的数字信号处理,StatixⅡ和StatixⅢ系列主要应用于高速复杂数字信号处理和高速逻辑设计,StatixⅡGX和StatixⅢGX系列主要应用于通讯领域[1];Xllinx公司的主流器件有Spartan-3E,Spartan-3A,Virtex-4LX,Virtex-4 SX,Virtex-4 FX,Virtex-5 LX,Virtex-5SX和Virtex-5 FX等系列,其中Spartan-3E和Spartan-3A系列主要应用于逻辑设计和简单数字信号处理,Vir-tex-4 LX和Virtex-5 LX系列主要应用于高速逻辑设计,Virtex-4 SX和Virtex-5 SX系列主要应用于高速复杂数字信号处理,Virtex-4 FX和Virtex-5 FX系列主要应用于嵌入式系统[3]。

  两家公司都提供了优秀的开发工具。Xllinx公司有集成开发环境ISE,Altera公司有集成开发环境QuartusⅡ,两个集成开发环境支持本公司所有器件的设计和开发[2,3]。该集成开发环境不仅功能强大、界面友好,而且有很多第三方合作伙伴提供相应的技术支持,能使器件获得更高的性能。因此,如果没有特殊应用要求,建议最好在这两家公司进行器件选型。

  2.2器件的硬件资源

  硬件资源是器件选型的重要标准。硬件资源包括逻辑资源、I/O资源、布线资源、DSP资源、存储器资源、锁相环资源、串行收发器资源和硬核微处理器资源等。

  逻辑资源和I/O资源的需求是每位设计人员最关心的问题,一般都会考虑到,可是,过度消耗I/O资源和布线资源可能产生的问题却很容易被忽视。主流FPGA器件中,逻辑资源都比较丰富,一般可以满足应用需求。可是,在比较复杂的数字系统中,过度I/O资源的消耗可能会导致2个问题[2,3]:FPGA负荷过重,器件发热严重,严重影响器件的速度性能、工作稳定性和寿命,设计中要考虑器件的散热问题;局部布线资源不足,电路的运行速度明显降低,有时甚至使设计不能适配器件,设计失败。根据本人的应用经验:

  (1)在做复杂数字信号处理时,位数比较高的乘法器和除法器对全局布线资源的消耗量比较大;

  (2)在做逻辑设计时,双向I/O口对局部布线资源的消耗量比较大;

  (3)在利用存储器资源设计滤波器的应用场合,局部布线资源的消耗量比较大;

  (4)在电气接口标准比较多,而逻辑比较复杂的应用场合,局部布线资源的消耗量比较大。据Altera公司推荐,设计中最好能预留30%以上的逻辑资源、20%以上的I/O资源和30%以上的布线资源[1]。而且,从两家公司器件的结构看,Xllinx公司器件的可编程逻辑块相对于Al-tera公司要复杂一些,使用起来要灵活一些。在一些复杂的、控制信号比较多的设计中,适合选用Xllinx公司的产品。不过Xllinx公司器件布线资源是分段的,器件延时的可预测性要差一些。在这些应用场合,最好首先做设计仿真,对设计?肖耗的布线资源,尤其是很容易被忽视的局部布线资源,要有一个比较充分的了解,然后在考虑器件选型,是比较理想的。

  在做乘法运算比较多而且对速度性能要求比较高的应用场合,最好能选用带DSP资源比较多的器件,例如,Altera公司的StatixⅡ和StatixⅢ系列[2],Xllinx公司的Virtex-4 SX和Virtex-5 SX系列等[3]。

  器件中的存储器资源主要有2种用途[2,3]:作高性能滤波器;实现小容量高速数据缓存。这是一种比较宝贵的硬件资源,一般器件中的存储器资源都不太多,存储器资源较多的器件逻辑容量也非常大,用得也比较少,供货渠道也不多,器件价格也非常高。因此,在器件选型时,最好不要片面追求设计的集成度而选用这种器件,可以考虑选用低端器件+外扩存储器的设计方案。

目前,主流FPGA中都集成了锁相环,利用锁相环对时钟进行相位锁定,可以使电路获得更稳定的性能。Xllinx公司提供的是数字锁相环,其优点是能获得更精确的相位控制,其缺点是下限工作频率较高,一般在24 MHz以上;Altera公司提供的是模拟锁相环,其优点是下限工作频率较低,一般在16 MHz以上,其主流器件StatixⅡ和StatixⅢ系列中的增强型锁相环工作频率只要求在4 MHz以上,其缺点是对时钟相位的控制精度相对较差。

  在通讯领域里,用光纤传输高速数据是一个比较常用的解决方案。A1tera公司的

StatixⅡGX和StatixⅢGX系列[1],Xllinx公司的Virtex-4 FX和Virtex-5 FX系列[2]都集成了高速串行收发器,这种器件价格一般都比较高。目前,National和Maxim等公司提供的高性能专用串行收发芯片价格都不高[4,5],因此,如果只是进行光纤数据传输没计,大可不必选用这种器件;如果是光纤数据传输+逻辑或算法比较复杂的应用场合,最好是将两种方案进行比较,然后考虑是否选用该器件。

  利用集成硬核微处理器的FPGA器件进行嵌入式开发,代表嵌入式应用的一个方向。Altera公司提供集成ARM[2]的APEX系列器件,Xllinx公司提供集成Power-Pc[3]的Virtex-4 FX和virtex-5 FX系列器件。随着器件价格不断下降,在很多应用场合,在不增加成本的情况下,选用该器件和传统FPGA+MCU的应用方案相比,能大幅度提高系统性能和降低硬件设计复杂程度。此时,选用该器件是比较理想的。

  2.3 电气接口标准

  目前,数字电路的电气接口标准非常多。在复杂数字系统中,经常会出现多种电气接口标准。目前,主流FP-GA器件支持的电气接口标准有[1,2]:1.5 V,1.5-V

型号

等,可以满足绝大部分应用设计需求。

  可是,FPGA器件的每一个I/O并不支持所有的电气接口标准,以Altera公司的FPGA为例,只有部分1/O支持SSTL-2 ClassⅡ电气接口标准,在对DDR进行设计时,会导致PCB布线相当复杂,器件的I/O管脚利用率相当低。而Xllinx公司的FPGA几乎所有的管脚都支持SSTL-2 ClassⅡ电气接口标准,此时选用Xllinx公司的FPGA是比较理想的。

  2.4 器件的速度等级

  关于器件速度等级的选型,一个基本的原则是:在满足应用需求的情况下,尽量选用速度等级低的器件。该选型原则有如下好处[2,3]:

  (1)由于传输线效应,速度等级高的器件更容易产生信号反射,设计要在信号的完整性上花更多的精力; (2)速度等级高的器件一般用得比较少,价格经常是成倍增加,而且高速器件的供货渠道一般比较少,器件的订货周期一般都比较长,经常会延误产品的研发周期,降低产品的上市率。

  2.5 器件的温度等级

  某些应用场合,对器件的环境温度适应能力提出了很高的要求,此时,就应该在有工业级甚至是军品级或宇航级的器件中进行选型。据调研,Altera公司每种型号的FPGA都有工业级产品;Xllinx公司每种型号的FPGA都有工业级产品,部分型号的FPGA提供军品级和宇航级产品。如果设计主要面向军用或航天应用,最好选用Actel公司的器件,该公司的器件主要面向这些用户。

  2.6 器件的封装

  目前,主流器件的封装形式有[2,3]:QFP,BGA和FB-GA,BGA和FBGA封装器件的管脚密度非常高,设计中必须使用多层板,PCB布线相当复杂,设计成本比较高,器件焊接成本比较高,因此,设计中能不用尽量不用。不过,在密度非常高,集成度非常高和对PCB板体积要求比较高的应用场合,尽量选用BGA和FBGA封装器件。还有一种情况,在电路速度非常高的应用场合,最好选用BGA和FBGA封装器件,这2种封装器件由于器件管脚引线电感和分布电容比较小,有利于高速电路的设计。

  2.7 器件的价格

  器件集成度不断提高,性能不断上升,而价位不断下降是FPGA器件发展的普遍趋势,因此,在不断推出的新型器件中选型是一个基本规律[2,3]。以Xllinx公司刚推出的Virtex-5为例,性能比Virtex-4提高30%,而相对价位却降低35%。

  3 结 语

  本文是笔者多年从事FPGA器件应用开发和对FP-GA技术不断跟踪的结晶。文中不仅结合部分应用实例对FPGA器件的选型进行了深入的总结,而且提供了大量的最新器件信息。这些内容对从事FPGA应用设计的人员有很大的参考价值。

关键字:FPGA器件选型  器件管脚  电气接口标准  Xllinx公司  Virtex-5  锁相环 引用地址:FPGA器件选型研究

上一篇:采用可编程逻辑器件设计可变通信数字信号源
下一篇:FPGA新兴应用趋势洞悉

推荐阅读最新更新时间:2024-05-13 21:01

频率校准仪电路图
  利用锁相环电路的频率锁定特性,可以组成一台频率校准仪,其电路组成如图所示。本电路由输入信号放大与整形电路、标准频率信号发生电路、频率信号比较检测电路及检测结果指示电路组成。
[测试测量]
频率校准仪电路图
锁相环中YTO自校准技术的应用
1 引言    锁相环 (PLL)是一个能够跟踪输入信号相位的闭环自动控制系统,它由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)及反馈电路等四个基本部件组成。如图1所示。   鉴相器是一个相位比较器,用来监测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差,输出的误差信号Ud(t)再经过低通滤波器后,得到误差电压Uc(t),去调节被控振荡器,直至θ2(t)同步跟踪θ1(t)的变化,即锁定状态。这种相位负反馈控制系统在采用间接频率合成方式的频率合成器中得到广泛应用。   以YTO作为主振的现代微波信号发生器,基本都采用了复杂的锁相环实现整机频率合成。根据锁相环特性,如果主振输出信号频率与理论输出频率相差
[模拟电子]
<font color='red'>锁相环</font>中YTO自校准技术的应用
LPC1768之时钟
一锁相环和CPU时钟。 CPU时钟=锁相环0输出/CPU时钟配置寄存器的预分频值即:Fcpu=Fcco/CCLKCFG+1。锁相环可以把外部时钟倍频到较高频率,PLL0输出频率是: Fcco = (2xMxFin)/N; M=MSEL0+1,N=NSEL0+1。MSEL0和NSEL0分别是PLL0CFG_Val 的低字和高字。N值得取值范围是1~32,而M的取值是在较高的振荡器频率下(超过1MHz)允许范围是6~512。 得到PLL0输出值之后,在经过CPU时钟配置寄存器就可以得到CPU时钟。 在这个system_lpc17xx.c文件中,修改#define PLL0CFG_Val 0x00050063的宏定义值就可以了
[单片机]
日立国际电气工业相机采用赛灵思65NM VIRTEX-5 LX平台
MicroBlaze软处理器和高性能FPGA相结合,为高分辨率相机带来更小巧的体积和更低的功耗及成本 2007年5月21日,北京市 --全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX) )今天宣布日立国际电气(Hitachi Kokusai Electric)公司(TSE, OSE: 6756)生产的KP系列工业相机选用了赛灵思公司的65nm Virtex-5 LX FPGA器件。越来越多的工业网络生产商一样,日立国际电气意识到赛灵思公司高性能Virtex-5 FPGA的密度和功耗优势能够为其提供终极的设计灵活性和更快的产品上市时间。 日立国际电气公司最新的高分辨率快帧速率KP系
[焦点新闻]
PLL+VCO集成电压控制振荡器的锁相环技术应用
新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电防务等应用快速开发低相位噪声频率合成器,ADI集成频综产品的频率覆盖为25 MHz到13.6 GHz。 蜂窝/4G、微波无线电、测试设备和防务子系统应用的无线电设计人员依赖高质量本振(LO)来实现低BER(误码率)、低杂散输出和低相位噪声的系统级目标。所有的RF和微波通信和传感器系统,无论是基于模拟还是数字调制,都需要干净的LO信号源;无线电的容量越高,对LO信号的要求就越高。 有许多不同架构可用,但产生稳定LO源的最常用方法之一是将低相位噪声电压控制振荡器(VCO)和稳定基准电压及锁相环(PLL)组合构成频率合成器。不过,寻求最佳L
[电源管理]
PLL+VCO集成电压控制振荡器的<font color='red'>锁相环</font>技术应用
低噪声小数N分频锁相环实现方案
电路功能与优势   该电路是低噪声微波小数N分频PLL的完整实现方案,以 ADF4156 作为核心的小数N分频PLL器件。使用 ADF5001 外部预分频器将PLL频率范围扩展至18 GHz。采用具有适当偏置和滤波的超低噪声 OP184 运算放大器驱动微波VCO,在12 GHz下可实现完全低噪声PLL,经测量积分相位噪声为0.35 ps rms。该功能通常用于产生本振频率(LO),适用于微波点对点系统、测试与测量设备、汽车雷达等应用和军事应用。      图1. 低噪声微波小数N分频PLL(简化示意图:未显示去耦和所有连接)   电路描述   图1显示的是电路的框图。该电路选择了Synergy Microwa
[模拟电子]
低噪声小数N分频<font color='red'>锁相环</font>实现方案
利用Virtex-5系统监控器加强系统管理诊断
  电信行业要求具有很高的服务可用性-正如你一拿起电话就希望听到拨号音一样。随着宽带服务提供商争相进入音频和视频领域(伴随所谓的"三重播放"的展开),用户期望他们可以在这些领域实现同样的高可用性。   高可用性只能通过为构成系统的硬件提供冗余性来实现。然而,为了有效管理这种冗余,系统必须能够监控自己的运行状态,如果发生故障,系统必须在用户觉察到任何故障停机之前切换到备用硬件。对物理环境的密切监控,让运营商可以在发生任何部件故障时采取积极行动。这涉及到监控机架内部的物理环境,利用各种传感器来记录相关变量,比如温度、电源电压、湿度和冷却性能等。   FPGA是高可用性基础设施中的重要构建模块。因此,应该密切监控系统内FPGA的片上
[嵌入式]
利用<font color='red'>Virtex-5</font>系统监控器加强系统管理<font color='red'>和</font>诊断
一种用于SDH光纤传输系统设备时钟的数字式锁相环
    摘要: 介绍一种用于SDH光纤传输系统设备时钟的数字式锁相环的构成及设计原理,并给出了有关的测试结果,测试结果表明该锁相环具有很好的跟踪特性。     关键词: 同步传输体制(SDH)  SDH设备时钟(SEC)  数字式锁相环(DPLL)     SDH设备时钟(SEC)是SDH光纤传输系统的重要组成部分,它为SDH设备提供全网统一的定时信息,以便使整个数字网各个节点的全部数据得以正确的传输和交换。     SEC的核心是锁相环,它用来跟踪网同步定时基准,并对定时基准在传输过程中产生的抖动和漂移等损伤进行过滤,而且当所有外部定时基准信号都不可用时,可以通过它内部高稳定度的压控振
[应用]
小广播
最新应用文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved