一种简易数字波形存储器的实现

摘要：给出了采用类似DMA的设计思路以及使用双口RAM、快速逻辑电路和CPU(AT89C51)组成的数字波形存储系统的整体电路，从而解决了波形数据的快速采集和输出显示问题。 关键词：DMA；双端口；RAM；存储器；AT89C51 GAL 随着信号处理技术的发展，波形存储变得日益重要，各种类型的波形存储装置也越来越多。相对于其它波形存储装置，本文给出的设计的最大特点是速度快，可进行ＤＭＡ存储，且不占用ＣＰＵ时间来对信号进行处理。 １　系统的总体设计 由于本设计采用了双口ＲＡＭ和ＤＭＡ思想，而且数据的采集、存储与输出均由逻辑电路控制，因此，提高了数据示波器的采样速度，同时易于实现“实时显示”，并可在“伪”实时处理时对数据进行操作。此外，数据的实时显示和“伪”实时处理可通过“ＤＭＡ允许”来控制，其总体设计方案如图１所示。 １．１ 输入电路 本设计的输入电路实际是一个可调增益电路，主要完成对信号的放大。本设计设置有０．０１／ｄｉｖ、０．１／ｄｉｖ和１／ｄｉｖ三档垂直灵敏度，可分别对输入信号进行１倍、１０倍和１００倍的放大。具体可采用以下两种方案： （１）采用可编程增益运放来实现１、１０、１００的放大倍数。由于采用集成运放，因而精度较高，调试方便，但造价也较高。 （２）采用三级放大，第一级为跟随器方式，后两级的放大倍数均为１０，每一级放大后都有一个输出抽头。具体连接如图２所示。 １．２ Ａ／Ｄ转换器的选择(１) Ａ／Ｄ转换器是波形存储的关键部件。它决定了示波器的最大采样速率以及分辨率。目前常用的Ａ／Ｄ转换器的输出形式有并行和串行两种，其转换方式有逐次逼近型ＡＤＣ、积分型ＡＤＣ、∑－Δ型ＡＤＣ与流水线型ＡＤＣ。 对本设计来说，显然应该选择高速Ａ／Ｄ。综合考虑各方面的因素，笔者选用了８位ＣＭＯＳ、２０ＭＳＰＳ模拟－数字转换器（ＡＤＣ）ＴＬＣ５５１０。 如果需要进一步提高存储示波器输入信号的频率，可考虑并行Ａ／Ｄ，即用两片Ａ／Ｄ对一路信号进行分时采样，因为这样可在不提高器件频率特性的基础上将输入信号的带宽提高一倍。以此类推，可并联多块Ａ／Ｄ以使输入信号的带宽进一步得到提高（本设计中不涉及此项，有兴趣的读者不妨一试）。 １．３ 存储器的选择 笔者在本设计中选用了两片双口４ｋＢ的ＲＡＭ ＩＤＴ７１３４（４ｋＢ）。它在双路使用时，一路对应一个存储器。使用双口ＲＡＭ便于对波形进行实时处理和“伪”实时处理。 １．４ 触发电路的设计 触发电路在设计时有三种方案，其一是采用可调电阻。因为该输入信号处在一个连续的范围内，即触发电平可以连续变化，因此采用可调电阻能简化电路。 其二是选用数字电位器代替模拟电阻。该方案虽然可实现程序控制，但触发电平不能连续可调，且会增加系统的控制任务。其三是由Ｄ／Ａ转换器组成的触发电路，如图３所示。在该电路中，触发电平与Ｄｉ输入的关系为： Ｖ＝ＶＲＥＦ Ｄｉ／２ｎ 式中，ｎ为Ｄ／Ａ的位数，ＶＲＥＦ为基准电压。 利用Ｄ／Ａ触发电路能满足触发电平可调的要求，但会增加系统的复杂度。因此，应综合考虑以上三个方案。 １．５ ＧＡＬ和控制电路 ａ． ＧＡＬ器件 ＧＡＬ２器件通常采用Ｅ２ＣＭＯＳ工艺制造，Ｅ２ＣＭＯＳ工艺的特点是可试验性、低功耗、高速和立即可擦写。目前最常用的ＧＡＬ器件有ＧＡＬ１６Ｖ８和ＧＡＬ２０Ｖ８两种系列，它们最多有８个输出端（也可编程输入），分别有１６和２０个输入端。 ＧＡＬ器件的特点如下： ● 方便编程，编程单元和逻辑配置可重复进行编程； ● 高性能的Ｅ２ＣＭＯＳ工艺使得器件的功耗很低（最大运行功耗为４５ｍＡ），速度高（存取速度为１５～２５ｎｓ）；输出逻辑宏单元的配置使设计具有更大的灵活性； ●具有保密单元，可对程序进行加密以保护知识产权。 除此之外，ＧＡＬ器件还具有输出寄存器的预加载功能以及锁定保护、输入缓冲和加电复位等技术特性和功能。 笔者选用ＧＡＬ１６Ｖ８来完成图４所示的逻辑功能。其ＧＡＬ输入输出端口的逻辑关系为： （ａｂｅｌ语言） Ａｏｕｔ＝(Ａ０＃Ａ１＃Ａ２＃Ａ３)； Ｂｏｕｔ＝!(Ｂ０＃Ｂ１)； Ｃｏｕｔ１＝!(Ｃ１)； Ｃｏｕｔ０＝(Ｃ０＆!Ｓ０＃!Ｃ１＆Ｓ０＃!Ｃ２＆Ｓ０)； 系统中数字部分的逻辑关系均可由ＧＡＬ来实现，这样不但可使电路得到简化，同时也可以提高系统的可靠性。 ｂ． 数字控制电路 图５所示是该系统中数字控制电路的工作原理图。当系统工作于实时显示模式时，ＣＰＵ首先对所有控制电路进行复位，并使地址计数开始，然后在每一个时钟完成Ａ／Ｄ的数据输出、写入ＲＡＭ和Ｄ／Ａ直接输出。直到地址溢出（满屏显示所需数据量）后，再将写ＲＡＭ地址计数信号禁止，同时给出ＣＰＵ存储完毕信号。 当系统进行波形锁存时，Ａ／Ｄ将停止工作，并将满屏所需的数据量存于ＲＡＭ中，此后计数器只需给出地址，即可由Ｄ／Ａ输出波形。 在进行波形移动时，如果在锁存信号方式的基础上一屏显示未定，那么，ＣＰＵ将对地址预置数＋Ｎ（或－Ｎ），并会在输出波形后将新的预置数送入地址口线，此时的ＣＰＵ可再设定下次显示的首地址，这样即可实现波形的左右移动，从而显示出波形的任意一部分。 ２　系统软件设计流程 本波形存储器系统的主程序分为初始化和键盘管理两部分。图６为其主程序框图。其中初始化模块主要是在系统加电后完成对单片机系统即外围元件的初始化如对ＰＳ７２１９初始状态的设定、对定时器和ＤＭＡ系统初始状态的设定以及为系统变量赋值等。 由７４ＬＳ１４８和７４ＬＳ７６组成的８按键键盘管理模块由ＡＴ８９Ｃ５１采用查询方式进行处理。为了提高系统的可靠性，此处没有使用中断方式。键盘管理的功能是根据按键的功能号和当前状态来转入相应的状态，并执行有关功能模块，然后进入下一次循环。为了方便键盘的管理，本设计专门开辟了一个８字节的ＲＡＭ区作为键盘的管理控制区(这样)每次处理键盘服务程序时只须访问此区即可。 ３　可靠性设计 为了提高本系统的可靠性，本设计还采用了以下几项措施： （１）采用监控电路。对单片机系统进行监控。笔者在设计时，采用的是ＭＡＸ８１３微处理监控芯片，通过该芯片可使程序在进入死循环时能够重新复位，从而保证了软件系统运行的可靠性，同时，在系统软件设计时，笔者还采用了软件看门狗技术。 （２）在可靠性方面。系统初始化时，也已用单片机对所有端口按各子模块要求进行了相应设置。 （３）系统开启后，存储器会首先运行自检程序，以检查存储单元。若发现有连续９个存储单元已坏，则在数码管上显示“－ｅｒｒｏｒ－”，否则显示“ｓｕｃｃｅｓｓ”。