低静态电流低压降线性稳压器（LDO）【ADI】

    台北2011年2月11日电 -- 全球信号处理应用高效能半导体领导厂商 Analog Devices, Inc. （ADI）美商亚德诺公司，今天发表两款低静态电流低压降线性稳压器（LDO），能够提供杰出的电源抑制性能，以便协助使用电池运作的可携式设备能够有更长的运作时间与更高的效率。全新的 ADP124以及 ADP125 LDO 具有在100 kHz下绝佳的60 dB 电源抑制比（PSRR）性能，為最接近的同级 LDO 的两倍，以及在1.8 V 输出下达成35 uVrms 的低杂讯。这些新的 LDO 在介於2.3 V 与5.5 V 之间的输入电压下运作，并对低至0.8 V 的输出提供高达500 mA 的输出电流，此外还具有在500 mA 负载下210 uA 的低静态电流以及130 mV 的压降电压，能够进一步改善可携式设备在广大输入电压范围中的运作效率。

    “可携式产品设计的解决方案需要具有小巧的尺寸、低功率消耗、以及高电源供应抑制，以获得最佳的混合信号处理性能，特别是在电源成為隐藏杂讯源的状况下。”ADI 电源管理事业群產品线经理 Walt Heinzer 表示，“这些高性能 LDO 具有60 dB 的优越 PSRR(电源抑制比)，相较於提供25 dB 或30 dB 的商用 LDO 而言高出30 dB -- 或是在对数标度下高於30倍的效能。它们以极具竞争力的价格提供了极低压降、低杂讯、以及高电源供应抑制比的最佳组合，因而能够超越同质性的替代方案。”

    ADP 124提供了31组固定输出电压选项，范围从1.75 V 至3.3 V。ADP 125 LDO 则藉由外部分压器的使用，提供了可以在0.8 V 至5.0 V 之间作调整的输出电压。ADP 124以及 ADP 125乃是针对以微小的1uF 陶瓷输入与输出电容器的稳定运\\作所特别设计，以便符合高性能、空间有限的应用领域的需求。这些 LDO 採用小巧的2 mm x 2 mm x 0.55 mm LFCSP 封装方式，或是8只接脚外露焊盘 MSOP 封装方式。

    主要特点以及优点

    在100 kHz 下的60 dB PSRR 能够维持较高的频率，藉以避免混合至无线射频（RF）负载当中，进而改善了相位杂讯性能。 
    1 %的初始精确度為 FPGA 应用装置中的核心电压轨提供了严密的容错度。 
    在500 mA 下130 mV 的极低压降电压将电源耗损最小化，并使得作业可以进一步的降低电池放电曲线。 
    在1.8 Vout 下35 uVRMS 的低杂讯為高性能 A/D 转换器提供了乾净的电源供应，不需要额外的输出旁通电容器。 
    以1 uF Cout 陶瓷电容器实现的稳定度能够使空间有限的应用装置维持精巧的佔位面积。