时钟芯片的低功耗设计研究

最新更新时间:2011-11-25来源: OFweek半导体照明网关键字:时钟芯片  低功耗  振荡电路  ASIC 手机看文章 扫描二维码
随时随地手机看文章

  时钟芯片广泛地应用于各种需要记录特定时间的设备中。对于便携式设备,时钟芯片的功耗对维持整个系统的正常时间记录是非常重要的。芯片具有较低的功耗,可以满足更长的工作时间要求。在嵌入式系统中,时钟芯片是工作频率较高的电路,降低其功耗,对于整个系统的功耗降低有着显著的作用。

  在低功耗ASIC设计中,前端的逻辑设计和后端的物理设计结合得越来越密切。系统的低功耗设计必须从设计的各个层次上加以考虑,以实现整体优化设计。在前端逻辑设计中,从分析功耗物理特性入手,进行功耗估计,为低功耗的整体设计提供理论依据,然后在后端的电路实现上加以控制,这样就可以更好地达到降低芯片功耗的目的。而且还可以降低设计成本,缩短设计周期。

  本文采用自顶而目的设计原则,从体系结构到电路实现上分层次探讨了时钟芯片的功耗来源,并采取相应的控制手段实现芯片的低功耗设计。

  1 时钟电路功耗分析

  1.1 CMOS电路功耗分析

  对于CMOS集成电路,影响功耗的因素主要包括三个部门:动态功耗、短路功耗和静态功耗。由于动态功耗占CMOS电路总功耗的80%以上,因此在功耗设计上主要考虑如何降低这部分功耗。

  动态功耗Pd可用下式表示:

  Pd=C L V DD2f0→1 (1)

  式中,CL为输出节点的总负载电容;VDD为工作电压,也是CMOS电路的逻辑摆幅;f0→1为开关活性因子。下面就来分析与时钟芯片功耗设计密切相关的两个因素。

  1.1.1 功耗与工作电压VDD的关系

 

  

 

  从(1)式中可以看出,降低工作电压会使功耗呈平方律下降,因此绝大多数低功耗设计都首先考虑采用尽可能低的工作电压。但对于确定的工艺,如果电源电压过低,将会导致电路性能下降。当电源电压降低到接近PMOS和NMOS晶体管的阈值电压值之和时,延迟时间急剧增大,器件的工作速度下降,功耗反而增加。

  1.1.2 功耗与开关活性因子f0→1的关系

  对于CMOS逻辑器件,只有当输出节点出现0到1的逻辑转换时,才从电源吸引能量。因此影响开关活性因子的因素有两个,一个是输入信号变化频率,另一个是电路的逻辑类型、所实现的功能和整个网络的拓扑结构。对于开关活性因子?0→1,可用下式表示:

  f0→1=P 0→1 f (2)

  式中,P0→1是器件开关的概率,即输入从0到1发生转变的概率,它和组成电路的逻辑类型有关。f为输入信号变化的频率,即器件工作频率。由(2)式可知,器件的开关概率P0→1和工作频率f与动态功耗成正比。

  此外,COMS门的充电时间和节点负载电容等都是影响功耗的因素,需要在电路的具体实现中加以控制。

  1.2 时钟电路低功耗分析

  1.2μmCMOS电路的标准工作电压为5V,这对于工作频率较高的电路而言,功耗是非常大的。为降低芯片的整体功耗,考虑在开关活性因子较高的电路上采用低于给定工作电压的设计。由时钟芯片的工作原理可知,时钟信号发生器是整个芯片中工作频率最高的电路,它包括振荡电路和分频电路两部分。其中,振荡电路的工作频率与外接晶振的频率相同,器件开关因子最高,功耗最大。如果能够降低这部门MOS器件的工作电压,合理地设计主要功耗元件的特性参数,降低工作电流,就可以有效地降低功耗;分频电路,尤其是工作在前面几级的分频电路,器件的开关活性因子也很高。因此在分频电路中,同样采用降低工作电压的方法来降低功耗。通过电路功能分析可知,前面1:8分频的电路的工作频率是最高的,这部分电路的功耗占整个分频电路总功耗的80%左右,因此低功耗设计应以降低这部分电路的功耗为目标。

  2 低功耗时钟信号发生器电路设计

  低功耗时钟信号发生器总体设计电路图如图1所示。

  

  2.1 振荡电路低功耗设计

  振荡电路是由晶振、电容C0、C1、反向器及电阻R1构成,其中反向器与电阻R1组成包馈网络,X0、X1两个引脚用来外接晶振,如图2所示。由于反向器的工作频率和晶振的工作频率相同,而且反向器的开关概率为1,因为它是主要的功耗元件。在进行低功耗设计时,首先应考虑采用较低的工作电压,并保证在这个电压下,使器件的平均工作电流尽可能地小、RC网络的充放电时间尽可能地短。

  对CMOS器件,根据其传输特性,在饱和区有:

 

  

 

  式中,Vov是电压裕量,它表示栅源电压V GS与阈值电压VT相比高出的部分;k“是跨导参数,与迁移率成正比;I D为漏电流;W/L为器件宽长比。

  当反向器的工作电压较低时,要使之具有好的电压传输特性,就要在V OV较小的情况下,尽量选择较大的宽长比W/L和较小的漏电流ID。因此,对MOS管的结构参数以及工作电流进行控制,使之在采用较低的工作电压时也能满足所要求的工作频率,这是实现低功耗振荡器设计的关键。值得注意的是,虽然当阈值电压和工作电压一起减小时,电路的功耗显著降低,但由于阈值电压的值与工艺参数有关,当阈值电压减小到一定程度时,能量又随阈值电压的减小而增加。从上面分析中可以看出,在振荡电路工作电压的选择上,由于要考虑所采用的工艺以及器件的工作速度,因此不能一味地追求很低的工作电压,要对整个电路功能的实现做全面考虑。

  振荡器的基本是Pierce模型。在工作电压较低的时候,要选择合理的宽长比W/L为满足阈值电压的要求,但由(4)式可知,宽长比W/L与工作电流ID成正比。宽长比W/L的增加,又带来了两方面问题,即工作电流ID的增大和管子尺寸增加。为了减小ID,在NMOS管和PMOS管两端应各接一个有源电阻(M2、M3)来对工作电流进行分流;另一方面,管子尺寸的增加,使得扩散电容和负载电容CL也增加了,这会导致电路充放电时间增加,引起额外功耗。因此,对宽长比W/L的选择是决定振荡电路功耗的一个关键参数。具体电路参见图2。

  为了观察振荡电路的输出特性是否满足低功耗设计要求,用Spectres软件作了仿真。从图3的仿真结果可以看出,当V dd1=1.8V、晶振频率为32.768kHz时,输出满足系统要求。

  2.2 分频电路低功耗设计

 

  

 

  为了满足时钟模块的输入要求,采用多级分频电路对来自振荡电路的高频信号进行分频处理。由于分频电路的分频级数较多,而且每一级分频电路的工作频率是以倍数等比下降的,因此,因此分频电路工作电压的设计应用考虑各级之间的输入和输出的关系。可以将分频电路分为两部分,前三级为高频部分,采用较低的工作电压,然后加一个电平转换器,把经过1:8分频后的输出电压提升到标准工作电压;后面部分为低频部分,包括12级分频电路,采用标准工作电压。这一部分分频电路可采用带复位的锁相环,以实现对时钟电路复位和测试的控制。

  由于振荡电路和第一级分频电路的输入信号的频率为晶振频率,因此采用最低的工作电压V dd1,以期将功耗降下来;对于第二级和第三级,采用的工作电压V dd2比第一级略高;在第三级分频后加一个缓冲器和电平转换电路,采用的工作电压V dd3高于V dd2,即V dd1

  前三级分频器电路由静态主从型D触发器和传输门组成,时钟信号通过传输门加到锁存器两端。前一级的输出为后一级的输入。通过Spectres软件对前三级分频器的输出特性进行仿真可知,当工作电压最低为2V左右时,仍能保持正常工作,满足低功耗设计要求。

  综上所述,ASIC低功耗设计应从多层次设计上考虑降低功耗问题。首先应从CMOS电路的功耗为源探讨降低功耗的电路的体系结构,然后针对各个功耗较大的电路,逐个进行电路优化和参数改进,从而实现对工作在高频部分的电路的功耗进行控制,以满足整个芯片的低功耗设计要求。这种低功耗设计方法通过在低功耗时钟芯片上的设计得到很好的体现。经过实验和流片后测试,都验证了本文所提出的低功耗设计方案是可行的,不仅满足了高性能低功耗时钟芯片的设计要求,而且可以缩短设计周期。

关键字:时钟芯片  低功耗  振荡电路  ASIC 编辑:探路者 引用地址:时钟芯片的低功耗设计研究

上一篇:开关电源和不间断电源的无线电骚扰特性测试
下一篇:负电压DC/DC开关电源的设计

推荐阅读最新更新时间:2023-10-18 16:08

ST推出低功耗硅振荡器STCL1120系列
2008年6月24日, 模拟与混合信号 IC 市场的世界领先厂商意法半导体 推出 STCL1120 系列硅振荡器,新产品启动快速,抗振 动 、 冲击 和抗电磁干扰( EMI )能力强,电流消耗低,片选控制功能使电源管理比其它品牌的硅振荡器更加容易,能效更高。 STCL1120 系列的首批产品是 10MHz 、 12MHz 和 16MHz 的振荡器。 12MHz 的产品启动时间仅为 50 微秒,工作电流在同类产品中最低( 0.65mA )。片选功能可以让工程师节省电能。这款产品成本低廉,强稳耐用,是替代陶瓷或晶体振荡器的极佳解决方案。 STCL1120 另一大优点是无需外部
[模拟电子]
ST推出<font color='red'>低功耗</font>硅振荡器STCL1120系列
德州仪器宣布推出蓝牙 (Bluetooth®) 低功耗 SensorTag 套件
2012 年 11 月 7 日,北京讯。日前,德州仪器 (TI) 宣布推出蓝牙 (Bluetooth®) 低功耗 SensorTag 套件,在嵌入式应用领域以最完整的无线连接系列产品稳居业界领先地位。该套件包含可供下载的 SensorTag App、范例应用,且无需具备软硬件技能,消除了智能手机应用开发人员进入蓝牙低功耗技术领域的障碍,使越来越多的新型智能手机和平板电脑能够获益。TI 套件集成的 6 种传感器能支持健康与保健、教育工具、玩具遥控以及手机附件等不计其数的应用,可通过消费者的智能手机、平板电脑或膝上型电脑实现操控。更多详情,敬请参见: www.ti.com/sensortag-pr 。 开发工作既方便又快
[网络通信]
瑞萨电子推出高集成度先进低功耗蓝牙无线片上系统
全新SmartBond DA1470x产品家族在小尺寸中带来集成应用和2D图形处理器、语音活动检测器及电源管理,助力更小规格的物联网产品设计 2022 年 6 月 21 日,中国北京讯 - 全球半导体解决方案供应商瑞萨电子今日宣布,推出SmartBond™ DA1470x产品家族低功耗蓝牙®(LE)解决方案——先进的、用于无线连接的集成片上系统(SoC)。 DA1470x产品家族 是低功耗蓝牙技术领域唯一将电源管理单元、硬件语音活动检测器(VAD)、图形处理单元(GPU)和低功耗蓝牙®连接功能全部集成在单个芯片中的解决方案。其多样化功能为智能物联网设备提供先进的传感器和图形功能,以及无缝、超低功耗且始终在线的音频处
[网络通信]
瑞萨电子推出高集成度先进<font color='red'>低功耗</font>蓝牙无线片上系统
莱姆采用ASIC技术的新一代电流传感器
      电力电子行业的市场发展趋势对应用特殊元部件提出了要求。对于电流测量也是如此。从基本上来说,若要获得一定的测量精度,就要求元部件具有相对应的尺寸以及投入相应的成本。本文介绍了一款新一代电流传感器,该传感器主要通过一种特别开发的ASIC技术来实现基于开环霍尔效应的电流传感器性能改善。 通道-ASIC       目前在市场上我们可以采购到很多霍尔-ASIC传感器,我们可以用这些传感器来测量位置、磁场以及电流。所有这些ASIC传感器大多用于进行精确快速的电流测量,比如电力电子行业,对于电磁干扰具有高抗干扰性的优点。 这一基础已经使得新集成元件得到了开发,这些元件特别适合这些需求(图1)。该新型集成元部件基于CMO
[模拟电子]
GPU/FPGA/ASIC 三种芯片有什么不同
根据赛迪咨询发布报告,2016年全球人工智能市场规模达到293亿美元。我们预计2020年全球人工智能市场规模将达到1200亿美元,复合增长率约为20%。人工智能芯片是人工智能市场中重要一环,根据英伟达,AMD,赛灵思,谷歌等相关公司数据,我们测算2016年人工智能芯片市场规达到23.88亿美元,约占全球人工智能市场规模8.15%,而到2020年人工智能芯片市场规模将达到146.16亿美元,约占全球人工智能市场规模12.18%。人工智能芯片市场空间极其广阔。 芯片承载算法,是竞争的制高点 人工智能的基础是算法,深度学习是目前最主流的人工智能算法。深度学习又叫深度神经网络(DNN:Deep Neural Networks),从
[嵌入式]
基于EFM32的无磁热表的方案
  EFM32是由挪威EnergyMicro公司采用Cortex-M3内核设计而来的高性能微控制器,它具有突出的低功耗特性,适用于三表(电表、水表、气表、热表)、工业控制、警报安全系统、健康与运动应用系统、手持式医疗设备以及智能家居控制等领域。   针对EFM32的低功耗特性以及LESENSE接口的应用特色,本文将详细阐述基于EFM32的无磁热表的方案。   LESENSE简介   LESENSE接口是EFM32微控制器利用片上外设实现可配置传感器检测的低功耗接口。传感器接口检测到的结果可由LESENSE配置16状态的状态机进行解码,也可以保存在缓冲区中,由CPU或DMA进行进一步的处理。   LESEN
[单片机]
基于EFM32的无磁热表的方案
柔性显示实现的关键技术之OLED技术
OLED具有自发光、低功耗、响应速度快、视角宽、分辨力高、宽温度特性、高亮度、高对比度、抗振性能好、耗等性能,并且抗弯曲能力强,非常适合作柔性显示器件。OLED适用于对显示效果要求高的便携产品及军事等特殊领域。 1.1技术原理 OLED是基于有机材料的一种电流型半导体发光器件,由锢锡氧化物半导体薄膜(indium Tin Oxides, ITO)透明电极、空穴传输层、有机发光层、电子传输层、电极层组成。原理是用ITO和金属电极分别作为器件的阳极和阴极,在一定电压驱动下,电子和空穴分别从阴极和阳极注入到电子和空穴传输层,电子和空穴分别经过电子和空穴传输层迁移到发光层,并在发光层中相遇,形成激子使发光分子激发,经过辆射发出可见
[嵌入式]
Altera:低功耗是一种战略优势
在器件的新应用上,FPGA功耗和成本结构的改进起到了非常重要的作用。Altera针对低功耗,同时对体系结构和生产工艺进行改进,使我们的高端StratixIII FPGA能够用于高性能计算领域,而低成本CycloneIII FPGA用于软件无线电,MaxIIZ CPLD则适合便携式应用。   在生产工艺方面,Altera在很大程度上受益于和TSMC的合作。这种紧密的合作关系使Altera能够在Cyclone III中充分发挥TSMC低功耗65nm工艺技术的优势,和竞争器件相比,大大降低了功耗。我们在45nm产品开发中也取得了很大进步,将在2008年推出我们的首款45nm产品。   对Altera而言,低功耗是一种战略优势。在高端
[嵌入式]
小广播
热门活动
换一批
更多
最新电源管理文章
更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved