何时会遇到信号完整性问题

最新更新时间:2011-12-22来源: 互联网关键字:信号完整性  电源完整性 手机看文章 扫描二维码
随时随地手机看文章

多年前,在我开始研究信号完整性问题时也曾经有过这样的疑问,随着对信号完整性理解的深入,便没有再仔细考虑。后来在产品开发过程中,朋友、同事经常向我提出这一问题。有些公司制作复杂电路板时,硬件总也调不通,于是找到我,当我解决了问题,并告诉他们,原因就在于没有处理好信号完整性设计,负责开发的硬件工程师也会提出同样的问题。他们通常的说法是:高速电路中会有问题,可是什么情况下必须进行专门的信号完整性设计?

  不断的有人问我,我不得不作更深入的思考。说实话,这个问题很难回答,或者说他们这种问法很难回答。他们的意思可以解释为,速度高了就要考虑信号完整性,低速板不存在这个问题,那总要有个临界频率,这个频率是多少?有人曾提出过这样的论点,当外部总线频率超过80MHz时,就要进行专门的分析设计,低于这一频率,不用考虑信号完整性问题。对这一论点,我不敢苟同。仔细分析,他们这种问法的背后是对信号完整性的一种误解。

  如果必须有一个答案的话,我想答案应该是:只要信号畸变到了无法容忍的程度就要考虑信号完整性问题。呵呵,看起来像是在胡说八道,不过这确实是能找到的最好的答案了。

  要想弄清这个问题,必须先了解信号完整性的实质到底是什么。产生信号完整性的原因很多,频率(值得推敲,暂且借用提问者的说法)只不过是其中的一个而已,怎么能单单用频率来强行地划分界线!顺便说一句,很多人说频率的影响,其实这个词很值得推敲。频率到底指的是哪个部分的频率?电路板上有主时钟频率,芯片内部主频,外部总线带宽,数字信号波形带宽,电磁辐射频率,影响信号完整性的频率到底指的是哪一个?问题根源在于信号上升时间。如果你不是很理解,可以到于博士信号完整性研究网学习。

  信号完整性最原始的含义应该是:信号是否能保持其应该具有的波形。很多因素都会导致信号波形的畸变,如果畸变较小,对于电路板不会产生影响,可是如果畸变很大,就可能影响电路的功能。系统频率(芯片内部主频以及外部频率)、电磁干扰、电源波纹噪声,数字器件开关噪声、系统热噪声等都会对信号产生影响,频率并不具有特殊的地位,你不能把所有的注意力都放在频率这个因素上。

  那么这里又会出现另一个问题,波形畸变多大,会对电路板功能产生影响。这没有确定统一的指标,和具体应用以及电路板的其他电气指标有关。对于数字信号而言,对畸变的容忍度较大。能有多大的容忍度,还要考虑电路板上的电源系统供电电压波纹有多大,系统的噪声余量有多大,所用器件对于信号建立时间和保持时间的要求是多少等等。对于模拟信号,相对比较敏感,容忍度较小,至于能容忍多大的畸变,和系统噪声,器件非线性特性,电源质量等等有关。

  是不是听起来很晦涩!确实,要说清楚这个问题并不容易,因为牵扯到了太多的因素在内。下面这个数字信号波形的例子能让你有一个简单直观的理解。

  

 

  这是一个受反射影响的方波数字信号,波形的畸变仅仅是反射的结果,没有迭加其他噪声。假设低电平逻辑小于0.7v,高电平大于2v。对于高电平来说,震荡的低谷部分可能会冲到2v以下,此时电路处于不定态,可能引起电路误动作。所以,迭加在高电平上的波纹幅度不能太大。由于电路存在噪声,电源也有波纹,这些最终都会迭加到信号波形上,所以你计算波纹幅度的时候要考虑这些因素,而这些因素和你的电路板其他部分设计有关。所以你无法确定一个统一的畸变标准,只能根据你具体电路的设计和应用综合考虑。最终的原则只有一个:通过信号完整性设计、电源完整完整性设计等手段,将总的信号畸变控制在一定范围内,保证电路板正常稳定工作。

  工程中,解决信号完整性的问题是一个系统的工程,并不是一两种方法就可以包打天下的。什么时候会碰到信号完整性问题也不是可以硬性的划一道线来区分,一句话,要根据你的实际情况来定。

  可能你会感觉,这么多不确定的因素,还怎么在最初设计的时候考虑信号完整性问题?嗯,没问题的,其实对于所有影响信号质量的因素,你都可以通过一定的设计技术来控制。对于电源波纹问题,那是电源完整性的问题,又是一个系统的工程。而其他的电磁干扰,电磁兼容等则是另外一个系统工程。

  总之,信号完整性问题涉及的知识较多,是一个跨学科的知识体系。网上关于信号完整性基础知识讲解很多,但很少有讲得很深入的。要想学好信号完整性,你需要有一定的精力投入,但可以告诉你,只要掌握学习方法,其实不难。一旦你学好它,回报是非常高的,毕竟这方面的人才现在是奇缺阿,很多公司给信号完整性工程师开价都在25W以上,如果你很牛的话,呵呵,决不是这个价。

  好了,废话就不多说了。对于信号完整性技术问题,我会在于博士信号完整性研究网的博士讲坛栏目进行深入探讨。

关键字:信号完整性  电源完整性 编辑:冰封 引用地址:何时会遇到信号完整性问题

上一篇:信号完整性中信号上升时间与带宽研究
下一篇:工程师热设计中的注意事项

推荐阅读最新更新时间:2023-10-18 16:15

高速电路设计中信号完整性分析
由于系统时钟频率和上升时间的增长,信号完整性设计变得越来越重要。不幸的是,绝大多数数字 电路 设计者并没意识到信号完整性问题的重要性,或者是直到设计的最后阶段才初步认识到。 本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗 控制 、终端匹配、 电源 和地平面、信号布线和串扰等问题。掌握这些知识,对一个数字电路设计者而言,可以在电路设计的早期,就注意到潜在可能的信号完整性问题,还可以帮助设计则在设计中尽量避免信号完整性对设计性能的影响。 尽管,信号完整性一直以来都是硬件工程师必备的设计经验中的一项,但是在数字电路设计中长期被忽略。在低速逻辑电路设计时代,由于信号完整性相关的问题很少出现,因此对信
[模拟电子]
电源完整性与地弹噪声的高速PCB仿真
随着信号的沿变化速度越来越快,今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。对于小于1纳秒的信号沿变化,PCB板上电源层与地层间的电压在电路板的各处都不尽相同,从而影响到IC芯片的供电,导致芯片的逻辑错误。为了保证高速器件的正确动作,设计者应该消除这种电压的波动,保持低阻抗的电源分配路径。 为此,你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。你必须知道要用多少个电容,每一个电容的容值应该是多大,并且它们放在电路板上什么位置最为合适。一方面你可能需要很多电容,而另一方面电路板上的空间是有限而宝贵的,这些细节上的考虑可能决定设计的成败。 反复试验的设计方法既耗时又昂贵,结果往往导致过约束
[电源管理]
信号完整性分析基础系列之二十二—— 自定义二阶PLL
概述 本文介绍了自定义二阶PLL,说明了它如何正确应用于串行数据测量中以提高眼图和抖动测量精度。 抖动定义的是边沿的时序不确定性。为了确定串行数据信号边沿的时序不确定性,边沿需要和一个参考的时钟边沿进行比较。 对于大多数高速串行数据标准,参考时钟是内嵌在串行数据信号里的,在测试时需要从被测信号中恢复该时钟。恢复时钟的方法将直接影响到测量眼图的形状和抖动值大小。 当前一些串行数据标准不仅定义了测量抖动的标准方法,而且也定义了时钟恢复的标准方法。 低频信号边沿的变化可以通过PLL来进行跟踪,最终并没有反应在测量出的抖动上,因为它们被PLL有效地去除掉了。反之,那些没有被PLL去除的低频信号边沿变化就会被测量为抖
[测试测量]
<font color='red'>信号完整性</font>分析基础系列之二十二—— 自定义二阶PLL
用于确保信号完整性的ESD保护器件新结构
用于确保信号完整性的ESD保护器件新结构  随着视频图像分辨率以及色彩深度的提高,数字视频信号的速率呈现越来越高的趋势,ESD(静电放电)保护器件作为高速数字信号接口如HDMI、DVI、USB等中必不可少的模拟元器件,一种发展趋势是采用IC制造工艺做成集成在单一芯片中的ESD保护器件阵列;另一种是采用分立元件制造工艺,做成分立的ESD保护器件。   ESD保护器件的新材料以及制造工艺的发展驱动力在于,既要具备很高的抗静电放电的能力,又要具有超低的电容。   传统ESD保护器件的局限性   最常见的ESD保护器件可以分为三类:聚合体、变阻器/抑制器以及二极管。   聚合体器件   聚合体因具有低于
[模拟电子]
用于确保<font color='red'>信号完整性</font>的ESD保护器件新结构
信号完整性分析基础系列之十--串行数据测试中的抖动算法
在高速串行数据的测试中,抖动的测试非常重要。在串行数据的抖动测试中,抖动定义 为信号的边沿与其参考时钟之间的偏差。对于抖动测量值的量化,通常有抖动的峰峰值和有效值这两个参数。不过,抖动的峰峰值随着测量时间的增加,测量值不断 变大,不能将抖动值与误码率直接联系起来,所以对于抖动测试,抖动的峰峰值并不是一个理想的指标来很衡量器件和系统的性能。 总体抖动(Total Jitter,简称Tj)为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值,在很多串行数据的规范中通常需要测量误码率为10e-12的Tj,简写为Tj@BER=10e-12。 对于BER小于10e-8的Tj的测量,通常只有误码率测试仪BERT可以直接测量
[测试测量]
<font color='red'>信号完整性</font>分析基础系列之十--串行数据测试中的抖动算法
如何建立信号完整性实验室?
随着数字信号速率和边沿的越来越快,信号完整性设计、测试和分析给涉及数字电路和系统的产品研究和开发带来了巨大的挑战。信号完整性是运用射频微波理论解决高速数字设计问题的一门技术,是一门交叉学科。在测试分析方面,也需要把射频微波仪器和数字仪器结合起来完成。 信号完整性分析应该贯串产品开发的整个过程,以达到降低成本和一次性设计成功的目标。在产品设计的早期,我们可以从已有的模型数据库调用模型进行预仿真分析,得出设计的一些规则以指导器件选型和布局、布线设计。在布线完成后,可以进行一些后仿真以验证布局布线的设计是否满足设计规则。当加工好的板子回来后,可以进行互连的无源测试,验证互连的性能。装配好器件后,还需要进行原型机的信号完整性测试验证,
[测试测量]
如何建立<font color='red'>信号完整性</font>实验室?
10G-32G数字系统信号完整性测量技术白皮书
前言 云计算等高速数字系统是后IT时代推动力量之一。 云计算和其他高速数字系统对数据带宽要求非常巨大,使得整个系统的单根信号速率突破10Gbps,20Gbps甚至达到28Gbps的超高数量级。超过10GHz的数字系统,对各种电路和信号的要求达到了异常苛刻的境界,电路和信号的测量成为必不可少的研发环节。表1-1列出了关键的测量内容和需要使用的相应的测试仪器。 表/图1. 10-20GHz以上数字系统关键测试内容和相应的测试仪器 下面按测试内容展开介绍具体测试要求,测量方法,以及专业仪器的核心指标或原理,以供产品经理,技术专家,或工程师参考。 10G
[测试测量]
信号完整性分析基础系列之二--关于眼图测量(下)
三、眼图测量方法 之前谈到,眼图测量方法有两种:2002年以前的传统眼图测量方法和2002年之后力科发明的现代眼图测量方法。传统眼图测量方法可以用两个英文关键词来表示: Triggered Eye 和 Single-Bit Eye 。 现代眼图测量方法用另外两个英文关键词来表示: Continuous-Bit Eye 和 Single-Shot Eye 。 传统眼图测量方法用中文来理解是八个字: 同步触发+叠加显示 ,现代眼图测量方法用中文来理解也是八个字: 同步切割+叠加显示 。 两种方法的差别就四个字:传统的是用触发的方法,现代的是用切割的方法。 同步 是准确测量眼图的关键,传统方法和现代方法同步的方法是不一样的。 叠
[测试测量]
小广播
最新电源管理文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved