信号完整性分析基础系列之十--串行数据测试中的抖动算法

发布者:浊酒最新更新时间:2015-07-01 来源: ednchina关键字:信号完整性  串行数据  抖动算法 手机看文章 扫描二维码
随时随地手机看文章
在高速串行数据的测试中,抖动的测试非常重要。在串行数据的抖动测试中,抖动定义 为信号的边沿与其参考时钟之间的偏差。对于抖动测量值的量化,通常有抖动的峰峰值和有效值这两个参数。不过,抖动的峰峰值随着测量时间的增加,测量值不断 变大,不能将抖动值与误码率直接联系起来,所以对于抖动测试,抖动的峰峰值并不是一个理想的指标来很衡量器件和系统的性能。

总体抖动(Total Jitter,简称Tj)为某误码率(Bit Error Ratio,简称BER)下抖动的峰峰值,在很多串行数据的规范中通常需要测量误码率为10e-12的Tj,简写为Tj@BER=10e-12。 对于BER小于10e-8的Tj的测量,通常只有误码率测试仪BERT可以直接测量到。对于示波器,假设该高速信号为2.5Gbps的PCIe,单个 bit的时长为Unit interval = 400ps,假设示波器采样率为20G采样率,则1个bit上包括了400ps/50ps = 8个采样点,一次分析1M个bit需要8M的存储深度,如果要测量10个比特的抖动,需要让示波器在8M的存储深度下扫描100次,由于示波器在 8Mpts时计算抖动已经很耗时,重复100次的测试时间会非常长。所以示波器测量小于10e-12的误码率时的总体抖动必须通过某些算法来估算Tj。

图1:TIE抖动图示与抖动概率密度函数(PDF)

基 于示波器求解抖动的算法通常在三个领域观察和分析,即时域、频域、统计域。比如TIE track即为TIE抖动在时域的函数;在频域分析抖动的频谱,可以计算周期性抖动Pj和随机抖动Rj;TIE直方图、Tj的概率密度函数 (Probability Density Function,简称PDF)是在统计域来分析抖动。

对于总体抖动的计算,通常从统计域分析,即分析抖动的直方图、概率密度函数PDF和累计分布函数(Cumulative Distribution Function,简称CDF)。

概率密度函数PDF的定义为:对于实数随机变量X,任何满足下列条件的函数都可以被定义为其概率密度函数 :

在下图2中简要描述了从TIE直方图生成PDF、CDF、浴盆曲线Bathtub curve的过程。

在第一步的图示中,X轴是抖动的值,Y轴是某个抖动值上的样本数量,示波器测量每个信号每个边沿与参考时钟的偏差(即TIE),统计在某个抖动值上边沿的数量,得到TIE的直方图;

第二步中对直方图做归一化,即直方图中每个方柱子的数量除以样本总数,得到每个抖动值的发生概率,在这一步中即可得到TIE的概率密度函数PDF;

 
        图2:抖动的直方图与PDF

在第三步中,对PDF的直方图从左右两边向中央进行积分。假定信号边沿相对理想位置超出距离x时,可能导致误码,误码率是对PDF从x到∞或-∞的积分(当x大于0时为∞,小于0时为-∞):BER(x)  =1-CDF(x)。然后,对Y轴取对数后如下图3中深蓝色直方图。所示,由于测试样本较少,最矮的直方图的概率(即误码率)仅1%=10e-2,要计算10e-12的BER,需要对现有的BER直方图进行外插值;[page]

在第四步中(如下图3中Step4的图片)显示了外插值后的BER图,绿色的柱子是外插值得到的,在图上测量10e-12时抛物线形状的BER曲线的内侧的宽度,即可得到Tj;

第 五步中把外插值后的BER图(类似于抛物线的曲线)以x=0分割成两条曲线后,设定横轴的最大值为0.5UI(Unit interval,即一个比特的宽度),最小值为-0.5UI,即水平方向正好一个UI的宽度,把Step4中生成的BER图左半部分的曲线右移靠最右 边,右半部分的曲线左移靠最左边,即可得到浴盆曲线Bathtub curve。


        图3:抖动的PDF/BER/CDF与浴盆曲线

当 然,在上述的Tj求解过程中,除了BER图中的外插值部分,其他都是基于实测结果计算的,所以BER图的外插值是示波器的抖动分析算法中最关键的一部分。 外插值算法的模型精准度决定了Tj计算的精度。由于外插值算法是对实测的BER/CDF图中尾部进行拟合和外插值,在国外的相关文献中称为tail- fit算法。

在业界除了对BER图进行外插值以获取小误码率的Tj这种方法外,另外一种方法是对PDF进行外插值,得到 BER<10e-12的PDF,然后积分得到BER/CDF和浴盆曲线,从而算出Tj。两种算法分别称为PDF尾部拟合算法(tail-fit method for PDF)和BER/CDF尾部拟合算法(tail-fit method for the BER/CDF)。

下面简要介绍一种tail-fit method for PDF方法。如下图4所示:
        第一步统计TIE分布的直方图,测量的样本数量越多,推算的Tj越准确,在下面的TIE直方图中包括了102.6k个样本;
        第二步对TIE直方图的Y轴(即样本数量)取对数,把Y坐标变为对数坐标,对数运算后直方图的轮廓近似为二次方程曲线;
        第三步使用最小二乘法对两个尾部进行拟合;
        第四步对直方图的尾部进行外插值,归一化后可得到BER=10e-16 的概率密度函数;
        第五步对每一个偏移值x进行积分:BER(x) =
        =1-CDF,得到BER/CDF曲线;
        第六步测量某误码率下CDF曲线的宽度即为总体抖动Tj。

        

图4:PDF的尾部拟合算法计算总体抖动

在尾部拟合(tail-fit)算法中,前提是测量的抖动样本足够多,抖动直方图中包括了很多小概率的抖动事件,通常这些小概率的抖动样本分布在直方图的尾部,在尾部有了足够的样本后才可以准确的进行尾部拟合与外插值。

总结:

本文简要介绍了总体抖动的直方图、概率密度函数、误码率BER与累计分布函数CDF、浴盆曲线,以及两种tail-fit算法的处理步骤,后续的文章将介绍力科独特的抖动求解算法——NQ-Scale算法以及串行数据分析仪SDA中的几种抖动分解方法。

参考文献:
        1, Jitter, Noise, and Signal Integrity at High-Speed,  Mike Peng Li
        2, Fibre Channel – Method Jitter and Signal Quality Specification – MJSQ, T11.2/Project 1315-DT/Rev 14.1, June 5, 2005.

关键字:信号完整性  串行数据  抖动算法 引用地址:信号完整性分析基础系列之十--串行数据测试中的抖动算法

上一篇:信号完整性分析基础系列之四--串行数据系统抖动基础
下一篇:测试测量常用信号处理方法

推荐阅读最新更新时间:2024-03-30 23:00

DDR5信号完整性基础
本文作者:是德科技Tim Wang Lee 2020年7月,DDR 5新标准诞生,令人兴奋的DDR5技术保证了更高的数据速率和更低的功耗。这是接口设计人员熟悉的承诺。但是,就像生活中的大多数事情一样,没有免费的午餐。降低功耗和提高速度的进步伴随着设计复杂性的增加。 DDR5与前几代产品之间最显着的区别是判决反馈均衡的引入,这是串行链路系统中用于改善接收信号完整性的一项技术。 随着新技术的发展,本文将研究DDR5上下文中的一些基本信号完整性概念。第一部分介绍了眼图:确定信号完整性的指标。第二部分通过检查单脉冲响应来描述信号完整性问题的根本原因。第三部分规定了信号完整性发生问题时的解决方案。 眼图确定信号完整性 眼图是
[测试测量]
DDR5<font color='red'>信号完整性</font>基础
可处理高数据率的创新型串行总线测试方法
在高端运算(先进的微处理器)和消费电子(图形和游戏芯片组)设备中采用的半导体器件一般通过高速串行总线接口提供高达6.4Gbps的数据率,例如PCI Express 和 HyperTransport。根据2005年的国际半导体发展路线图(ITRS),到2010年,10Gbps以及更高速率的接口将被广泛采用。而业界一些专家预测在10年内,数据率将高达20Gbps,因此一些基本方法必须改变。远端环回是一种极具成本效益的创新技术。通过有效地帮助半导体厂商降低测试成本并缩短新一代半导体的开发周期,远端环回必将加速上述发展趋势。 目前高性能集成电路方面正在发生的架构改变将影响半导体产品的方方面面,包括从设计到终测和封装。这
[测试测量]
可处理高<font color='red'>数据</font>率的创新型<font color='red'>串行</font>总线测试方法
高速串行数据通信接收芯片CY7B933的原理及应用
    摘要: 介绍了CYPRESS半导体公司推出的一种用于点对点之间的高速串行数据通信接收芯片CY7B933的原理及应用。详细说明了其管脚功能、内部组成、工作原理及工作方式。给出了一个由CY7B933构成的实际接收电路及设计方法。     关键词: 串行数据通信 CY7B933 FIFO IDT7200 基带传输 差分PECL输出 1 概述 CY7B933是CYPRESS半导体公司推出的一种用于点对点之间高速串行数据通信的接收芯片。与其配套的发送芯片为CY7B923。CY7B933接收芯片的内部电路主要包括两对PECL串行输入接口、PECL-TTL电平转换器、时钟同步器、成帧器、移位器、译码寄存器、译码
[网络通信]
充分利用串行数据传输优势实现单片机通信设计
1.引言 MCS51 单片机 标准构成只有一组全双工UART串行口,P3.0-RXD收、P3.1-TXD发,如果要完成多路串口收发,一般使用外部扩展芯片,例如:GM8123/25,完成一扩多路串口,但是,由于增加扩展芯片,造成硬件成本增加,PCB板面增大,抗干扰性下降等不良因素,因此能尽量使用现有串口,利用分时切换技术,完成串行口不同类型,不同端口的数据传送是优先选择。 2.硬件功能简述 本设计用于数据采集监控系统如图1所示。采用485串行口完成数据采集,和232串口输出打印功能,这样使得接口连线简单,可靠性高。 RS-485工作特征:发送端:逻辑“1″两线间的电压差为+2至6V表示;逻辑”0″以两线间的电压差为-2至
[电源管理]
充分利用<font color='red'>串行</font>口<font color='red'>数据</font>传输优势实现单片机通信设计
单片机C语言程序设计:串行数据转换为并行数据
/* 名称:串行数据转换为并行数据 说明:串行数据由 RXD 发送给串 并转换芯片 74164,TXD 则用于输出移位时钟脉冲,74164 将串行输入的 1 字节转换为并行数据,并将转换的数据通过 8 只 LED 显示出来。本例串口工作模式 0,即移位寄存器 I/O 模式。 */ #include reg51.h #include intrins.h #define uchar unsigned char #define uint unsigned int sbit SPK=P3^7; uchar FRQ=0x00; //延时 void DelayMS(uint ms) { uchar i;
[单片机]
单片机C语言程序设计:<font color='red'>串行</font><font color='red'>数据</font>转换为并行<font color='red'>数据</font>
定量测量多通道串行数据系统中的串扰引起的抖动(一)
简介 多通道串行数据链路容易受到串扰的影响,这些串扰可能来自于相邻通道,也可能是外部的干扰源(Aggressor),其结果是增加了受干扰通道(Victim Lanes)的抖动和噪声,最终带来了系统误码的增加。使用TDR或VNA可以测量出通道之间的耦合,但是他们不能直接测量出串扰影响带来的具体抖动值。本文将讨论的NQ-Scale测量方法能准确分离出串扰贡献的抖动大小并且介绍使用不同方法进行实际测量的案例。 概述 串扰的影响引起了Rj和Dj的增加,但是影响的程度会有非常大的差别,这取决于相邻通道传输的数据的特性。利用数字示波器和其它类型仪器的抖动分析技术可以提供详细的抖动分解结果,包括周期性抖动Pj,数据相关性抖动DDj
[测试测量]
定量测量多通道<font color='red'>串行</font><font color='red'>数据</font>系统中的串扰引起的<font color='red'>抖动</font>(一)
可以处理6.4Gbps以上数据率的创新型串行总线测试方法
在高端运算(先进的微处理器)和消费电子(图形和游戏芯片组)设备中采用的半导体器件一般通过高速串行总线接口提供高达6.4Gbps的数据率,例如PCI Express 和 HyperTransport。根据2005年的国际半导体发展路线图(ITRS),到2010年,10Gbps以及更高速率的接口将被广泛采用。而业界一些专家预测在10年内,数据率将高达20Gbps,因此一些基本方法必须改变。远端环回是一种极具成本效益的创新技术。通过有效地帮助半导体厂商降低测试成本并缩短新一代半导体的开发周期,远端环回必将加速上述发展趋势。 目前高性能集成电路方面正在发生的架构改变将影响半导体产品的方方面面,包括从设计到终测和封装。这一变化背后的驱动因
[测试测量]
可以处理6.4Gbps以上<font color='red'>数据</font>率的创新型<font color='red'>串行</font>总线测试方法
为什么用网络分析仪做信号完整性测量需要PLTS软件?
  现在越来越多的工程师都在用4端口高性能矢量网络分析仪进行高速背板、高速数字电缆、高速连接器、高速PCB的信号完整性测量和分析。因为这些高速互连的信号速率大都高于3.125Gbps.   如果这些类型的高速互连的信号速率低于2.5Gbps,一般用差分阻抗参数即可表征,用时域反射计TDR进行测量和分析即可满足要求。但当信号速率高于3.125Gbps后,达到6.25Gbps,甚至10Gbps,甚至25Gbps后,阻抗参数模型过于简化,不足于表征高速互连性能,混合模式S参数则可以精确的像衡量微博系统一样来衡量高速互连的性能。   这时候4端口高性能网络分析仪就成为一个必不可少的工具,不论是服务器,通讯设备研发者,还是国防军工系统研发者
[测试测量]
为什么用网络分析仪做<font color='red'>信号完整性</font>测量需要PLTS软件?
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved