信号完整性分析基础系列之四--串行数据系统抖动基础

发布者:学思者最新更新时间:2015-07-01 来源: ednchina关键字:信号完整性  串行数据  系统抖动 手机看文章 扫描二维码
随时随地手机看文章

一、串行数据系统的基本知识
      随着串行数据速率的不断提升,串行数据系统的传输结构也不断的发生着变化以适应高速传输的要求:

 下图1所示为不同的数据速率所对应的系统传输结构:
   /myspace/album/image.php?uid=61061&aid=558&pic=c3579162&ext=jpg&screen=show  
           图1 不同数据速率下对应的系统传输结构
    从左到右依次为全局时钟系统结构、源同步时钟系统结构、嵌入式时钟系统结构,随着数据速率的进一步提升,还有可能出现其它多种结构,如下图2的前向时钟系统结构,在10Gbps以上的串行数据传输系统中很可能会使用这种传输结构
  /myspace/album/image.php?uid=61061&aid=558&pic=f644ea9b&ext=jpg&screen=show
      图2 前向时钟系统结构(Forwarded Clock System)

从上图1中可以看出:
1、典型串行数据传输系统主要构成因素包括:发送端TX,接收端RX,时钟信号及其传输通道,数据信号及其传输通道
2、 随着数据速率的提升,串行数据系统传输结构发生的变化主要集中在时钟信号及其传输通道的变化,在当前新一代的串行数据系统中,如PCI Express(I,II),SATA(I,II)等,已经没有了专门的时钟信号传输通道,而是将时钟信号嵌入到了数据中进行传输,因此需要在接收端能有效的将时钟恢复出来
    那么为何数据速率的提升需要改变时钟信号及其传输结构呢?了解下接收端芯片的基本工作原理会有助于我们理解这些变化。  通信系统的实质是通过一段介质发送或者接收数据。发送端TX发出不同编码形式的高速串行数据,经过一段链路传输后到达接收端RX,串行数据在传输过程中会受到各种各样的干扰,引起数据的抖动,串行数据系统工作的目的就是要尽可能的减少这些干扰的影响使得接收端能准确无误的恢复出发送端发送过来的数据。如下图3所示,
   /myspace/album/image.php?uid=61061&aid=558&pic=96342581&ext=jpg&screen=show

     图3 串行数据系统中接收端接收数据的图示 
由于接收端(一般是由D触发器构成)需要使用时钟采样来完成同步接收数据,因此时钟信号和数据信号之间的同步关系是非常重要的,即必须要满足一定的建立时间和保持时间。因此串行数据时钟系统结构的变化最根本上是为了满足时钟与数据之间的时序关系,以便接收端能正确的接收到信号。接收端D触发器的工作原理
      /myspace/album/image.php?uid=61061&aid=558&pic=7ea9a268&ext=jpg&screen=show

      图4 D触发器的基本功能[page]

     D触发器触发直流电平示例(时钟上升沿触发):
     /myspace/album/image.php?uid=61061&aid=558&pic=7b5baf21&ext=jpg&screen=show

  图5 D触发器接收无翻转电平信号
    可见,当输入触发器的电平没有翻转时,触发器能稳定的恢复出输入信号。
        D触发器触发脉冲信号示例(时钟上升沿触发):
  /myspace/album/image.php?uid=61061&aid=558&pic=5d0217b&ext=jpg&screen=show

   图6 D触发器接收翻转的电平信号(如果时钟和数据之间的相对抖动偏差太大,将会导致图示D触发器输出信号的逻辑翻转错误或者不稳定) 
    当数据信号的电平发生翻转后,时钟边沿与数据边沿需要一定的建立时间来锁存数据;同时,数据信号的电平需要一定的保持时间让时钟能稳定的锁存数据。为了让建立时间和保持时间最大化,时钟最好能出现在数据比特位的中央。但是由于数据或者时钟存在抖动,抖动较大时,无法满足建立时间和保持时间的要求,D触发器可能输出错误的数据,产生误码。特别是在高速数字电路中,速率的增加导致建立时间和保持时间的余量越来越小,由于抖动产生误码的概率越来越高,所以,时钟和数据的抖动测试非常重要。

二、抖动的基本概念
 抖动的定义为信号在电平转换时,其边沿与理想时间位置的偏移量。抖动比较大时可能出现:并行总线的建立保持时间余量不够、时钟稳定度差、串行信号接收端误码率高等现象。 
  /myspace/album/image.php?uid=61061&aid=558&pic=efc5a1a4&ext=jpg&screen=show

           图7 理想数字信号和实际数字信号的差别  
   研究串行数据系统的抖动主要是研究时钟与串行数据的相对抖动,而不是单纯的指时钟抖动或者数据抖动。也就是说即使时钟有很大的抖动,但是只要数据也存在同样大的抖动,则两者之间的相对抖动仍旧很小,时钟和数据之间的建立时间和保持时间也仍旧能够得到保证。如下图所示:
    /myspace/album/image.php?uid=61061&aid=558&pic=3bf1c7e8&ext=jpg&screen=show

    图8 串行数据系统中研究数据和时钟之间的相对抖动才是最重要的,目标是使得数据信号和时钟信号同相位 

    当带有抖动的数据信号与带有抖动的时钟信号出现较大的相位偏差时,系统即有可能出现建立时间、保持时间不够,出现误码等情况;这个偏差叫做串行数据的时间间隔误差(TIE,time interval error)。每一个时钟边沿和数据边沿都会有一个时间间隔误差,那么我们需要关注哪一个边沿的TIE呢?还是关注一段时间内(一定的波形数量)所有波形边沿的TIE的累积效果呢?需要多少波形数据统计运算得到的TIE才符合要求呢?搞清楚这几个问题需要了解下串行数据系统中经常用到的另外一个概念:误码率(BER,bit error rate)

三、串行数据系统中误码率的概念
 由于串行数据系统需要在一给定的时间内发送或者传输许多位的数据,因此衡量系统的整体性能通常由在一段时间内或者一定数量的数据进行衡量,即发送端发送一定量的数据,在接收端接收到的数据中出现错误位的比率,也叫做误码率。大部分的串行数据标准要求,发送端发送10e+12个误码,在接收端出现误码的比率不能多于一个,也就是误码率为10e-12,相对应的要求在此误码率下抖动不能超过一定的值。而示波器累积10e+12个误码,可能需要数天的时间,因此示波器在分析误码率抖动时通常需要用到统计分析、外推等抖动算法。
/myspace/album/image.php?uid=61061&aid=558&pic=5ce05008&ext=jpg&screen=show
 
图9 1000M以太网标准对抖动的要求

四、抖动的来源
 产生抖动的原因有多种,从元器件来看分为intrinsic抖动与nonintrinsic抖动两种,前者是与电子器件和半导体器件的电子和空穴特性有关,后者与电路的设计有关,可以通过优化设计来改善。前者产生的抖动称为随机抖动(Random Jitter,简称Rj),后者产生的抖动称为固有抖动(Deterministic jitter)。随机抖动的来源为热噪声、Shot Noise和Flick Noise。固定抖动的来源为:开关电源噪声、反射、串扰、电磁干扰等等。在后续专门介绍随机抖动和固有抖动的文章中将详细介绍。
关键字:信号完整性  串行数据  系统抖动 引用地址:信号完整性分析基础系列之四--串行数据系统抖动基础

上一篇:信号完整性分析基础系列之十九--高速串行信号接收机测试
下一篇:信号完整性分析基础系列之十--串行数据测试中的抖动算法

推荐阅读最新更新时间:2024-03-30 23:00

信号完整性基础系列之十三——ISI和ISI Plot
一,关于ISI的文章典籍有哪些? 关于ISI,有两本比较有名的SI著作中有提到。在Intel的三位工程师合著的《高速数字系统设计——互连理论和设计实践手册》(p65-p66)中,对ISI的解释是:“当信号沿传输线传播时,总存在反射、串扰、或其它噪声源引起的噪声。这些噪声会影响发送到传输线上的信号,降低时序容限和信号完整性容限。这种现象称为ISI”。 在另外一个著名美籍华人SI专家李鹏(Mike Peng Li)的著作《高速系统设计——抖动、噪声和信号完整性》(p6-p7)中,有下面的描述,“在有损媒质中,(较高频率的)比特流可能会造成跳变时序和信号幅度偏离理想值。……由于容性效应,每次电平跳变都要有一定的电荷充放电时间。如果前次跳
[测试测量]
<font color='red'>信号完整性</font>基础系列之十三——ISI和ISI Plot
e2v利用全新ESIstream© 协议简化串行数据传输
领先的高可靠性半导体供应商 e2v 日前发布了全新开放串行化协议的方案。高效串行接口 (ESIstream©) 将极高的数据速率效率和简化的硬件实施结合在一起,用于实现串行数据传输。 数据速率效率对于减少数据传输通道数量至关重要。e2v 的全新 ESIstream© 仅有 12.5% 的开销数据,而其他形式的串行化标准(例如 JESD204b)具有高达 30% 的开销数据。 由于应用范围非常广泛,通用标准变得日益复杂。这导致设计人员必须付出很大努力来了解协议复杂性,进而确定适用于其应用的最佳实施方式。与其他协议相比,ESIstream© 将逻辑门数量减少了至少一半,从而保持了简单性。这样可以缩短设计时间和产品上市时间。
[嵌入式]
信号完整性分析基础系列之三--串行数据测试中的CDR
在当今的GHz速率的串行数据测试中,眼图和抖动测试是最重要的两个测试项目。眼图和抖动测量中,测试仪器必须从待测试信号中恢复参考时钟,用该时钟同步和采样数据。因此,恢复时钟的方法会直接影响眼图和抖动测试结果,各种串行数据标准都规定了抖动测量中时钟恢复电路CDR的参数,正确的设置测试仪器的CDR参数才可以使测量结果与芯片接收端的实际性能保持一致。 下图1所示为某串行数据链接的系统图,在Fibre Channel、Gigabit Ethernet、SDH等串行链路中都采用了这样的架构。发送端(TX)发送的信号通过信道传输到接收端(RX)后,收发器芯片RX部分的时钟恢复电路从串行数据中恢复出时钟,用恢复的时钟来同步串行数据,进行采样。
[测试测量]
SPI串行Flash在数据存储系统中的应用
1 概述 在目前所有的非易失性存储器(PROM、EPROM、EEPROM和Flash)中,唯有Flash存储器几乎拥有现今讲究个性化的用户所需的所有特点,它具有掉电数据不丢失、快速数据存取速度、电可擦除、容量大、在线可编程、价格低廉以及足够多的擦除、容量大、在线可编程、价格低廉以及足够多的擦写次数(一百万次)和较高的可靠性等诸多优点,因而已为新一代嵌入式应用(如数字相机和MP3播放机)的首选存储器。现在FLASH的成本已低于PROM/EPROM,可以肯定,它将很快占邻PROM/EPROM市场,MASK(掩膜)ROM尽管在大指生产时具备一定的价格优势,但其升级不便的弱点将随着今后FLASH成本的进一步降低,而使得MASK ROM的
[单片机]
SPI<font color='red'>串行</font>Flash在<font color='red'>数据</font>存储<font color='red'>系统</font>中的应用
力科发布8端口和12端口信号完整性网络分析仪SPARQ
Chestnut Ridge, NY, January 17, 2012 –力科公司,世界领先的示波器、串行数据测试解决方案以及网络分析仪供应商,今天正式发布8端口和12端口系列的信号完整性网络分析仪SPARQ。SPARQ使得S参数测量变得更加快捷且价格只有网络分析仪(VNA)的几分之一。使用8端口或者12端口的SPARQ,信号完整性工程师将能够对多链路差分结构的产品的串扰特征进行分析。 高速多链路串行数据信号正得到市场的广泛应用,这给设计工程师带来了很多新的挑战。使用传统的网络分析仪来测量8端口或者12端口的S参数会非常昂贵而且耗时间。因此工程师需要更合适且买得起的测试工具。力科新的SPARQ价格只有功能较少的矢量网络分析仪(
[测试测量]
满足手机高速图像数据传输的差分串行接口方案
ROHM公司独自开发的Mobile Shrink DataLink(以下简称MSDL)差分串行接口解决方案能够大大节省日益复杂的折叠式手机翻盖连接处的线路数量。由于液晶面板不断迈向高精细化,手机图像数据传输需要增加更多的线路,而且高速数据传输还将产生电磁波干扰,而MSDL不仅可以解决以上类似问题,而且还可以解决手机研发中遇到的许多课题,所以在折叠式手机的应用上将发挥巨大作用。   图1:MSDL具有独特的低振幅传输模式。       折叠式手机面临的问题      近年来,手机正在由百万像素相机标准配置向更高清晰度照相机配置方向发展。因此,手机内部处理的数据量呈逐渐增大趋势,其中,由于液晶面板和内置相机不断实现高画质
[手机便携]
满足手机高速图像<font color='red'>数据</font>传输的差分<font color='red'>串行</font>接口方案
简化高速串行数据调试验证和一致性测试问答
1. 专家你好:请问DPOJET的主要应用领域 DPOJET的主要应用领域是高速串行总线研发、调试和一致性测试,如:PCI_E/DDR/HDMI/DISPLAYPORT/SATA等高速串行总线。 2. 我想问张欣 高级工程师:所谓的高速是指的?结合Tektronix示波器平台DPO/DSA70000,以及DPOJET抖动和眼图分析工具最高采样的速率是多少? 最佳的工作速率段在哪个范围是?谢谢 高速是指被测串行信号的比特率。目前像PCIe2,可以达到5Gbps。DSA70000最高的采样率高达50GS/s,极大的提高对抖动的测量精度。最佳的工作采样率要根据您的具体的测试信号而定。在ppt中有详细讲解。谢谢 3. 请问孙先生,
[测试测量]
模拟数字何处相逢?
  孩提时代我喜欢的超级英雄中有一个名叫Flash的红衣信使,他奔跑的速度惊人,竟能使时间停顿,他在不可思议的短时间内(像人的一次心跳,或者钟表上秒针的一次动作),就能完成许多不同的任务。 Stephan Ohr   尽管电子工业没这么神奇,但它也有自己的Flash版本。时钟和时序发生器就能“切”出更小电子状态片段来。做切片的时候它们就充当了的模拟和数字之间的真正接口。   我在上一期的栏目中解释了非常细密的时间片段和过采样如何用于较高分辨率的A/D转换。数字过采样倾向于削平这些信号的峰值和低谷,而不是强迫数据转换器以更高阶数响应快速变化的信号。因此,delta-sigma数据转换器只
[模拟电子]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved