PowerPAIR封装简化电源设计

最新更新时间:2012-02-28来源: 61ic关键字:PowerPAIR封装  PCB布线  功率封装 手机看文章 扫描二维码
随时随地手机看文章

    目前,电源工程师面临的一个主要难题是,随着商用电子产品的功能日益增多,其尺寸不断缩小,留给电源电路的空间越来越少。解决该难题的办法之一就是充分利用在MOSFET技术和封装上的进步。通过在更小尺寸的封装内采用更高性能的MOSFET,业内的一个趋势是从SO-8等标准引线封装向带有底面漏极焊盘的功率封装转变。对于大电流应用,常用的是功率6mm x 5mm封装,例如PowerPAK? SO-8。但对于电流较小的应用,发展趋势是向PowerPAK 1212-8这样的3mm x 3mm功率封装转变。 在这类封装中,RDS(on) 已经足够低,使得这类芯片可以广泛用于笔记本电脑中的10A DC-DC应用中。

    虽然3mm x 3mm功率封装已经使DC-DC电路使用的空间大幅减少,但还是能够把所用的空间再减少一点,以及提高功率密度。实现这个目的的办法之一就是用组合了两个器件的封装替代分立的单片MOSFET。SO-8双芯片功率MOSFET已经使用了很长时间,但是通常只能处理5A以下的负载电流,这对上网本和笔记本电脑中的5V和3.3V电源轨是完全没问题的,但对负载电流为10A或更高的系统来说显然太低了。

图1 双芯片功率封装

    这就是为什么制造商努力设计MOSFET的双芯片功率封装的原因,因为这样能大大提高可能的最大电流,而且热性能也比传统的表面贴装封装要好。利用这种功率封装的基本原理是把两片分开的芯片装进一个封装,这种器件就能减少电源电路所需的面积。

    PowerPAIR就是这样的一种封装类型,这种封装的外形尺寸比单片功率6 mm x 5 mm封装 (PowerPAK SO-8)小,最大电流可以达到15A。在笔记本电脑中,一般像这么大的负载电流都会采用两个功率6 mm x 5 mm的封装,加上导线和打标签的面积,以及两个器件的位置摆放,占用的面积超过60mm2。这种双芯片功率封装的尺寸是6.0mm x 3.7mm ,在电路板上占用的面积为22mm2。把电路板空间减少63%对电源工程师是很有帮助的,因为他们给电源电路设计的空间是越来越少了。用传统的SO-8双芯片功率型封装,是无法取得这么大的好处的。

    与两个6 mm x 5 mm功率封装或两个SO-8封装相比,这种器件不但能节省空间,而且能简化设计,比两个3 mm x 3 mm功率封装还能再节省点空间。双芯片功率封装很容易用一个器件替换两个3 mm x3 mm封装,甚至还能在PCB上再省出布线和打标示的空间,如图1所示。因此对5A~15A的DC-DC应用,用这种器件是很合理的设计步骤,也是提高功率密度的方式之一 。

    PowerPAIR双芯片功率封装使用了一种类似DC-DC降压转换器的非对称结构,使优化的高边和低边器件占用相同的封装。如图2所示,低边 MOSFET的导通电阻比高边 MOSFET的低,这会导致焊盘区的大小不一致。


图2 PowerPAIR双芯片功率封装结构图

    事实上,低边MOSFET的导通电阻是器件的关键特性。即使封装尺寸变小了,还是有可能在最高4.5V电压下把RDS(on)降到5mΩ以下。这有助于提高在最大负载条件下的效率,还能让器件工作的温度更低,即便尺寸很小。

    这种器件的另一个好处是布线。从图2中可以看到,封装的引脚使其能很容易地集成进降压转换器的设计方案中。更特殊之处在于,器件的输入是在一侧,输出在另一侧。引脚2和3与DC-DC电路的VIN相对应,是高边MOSFET的漏极。小焊盘也是高边元器件的漏极焊盘。较大的焊盘是电路的开关节点,在这个地方,高边MOSFET的源极和低边MOSFET的漏极在内部连到器件上。这个节点会连到电感器。最后,接地是引脚4和5,是低边MOSFET的源极。引脚1和6 分别连到高边和低边MOSFET的栅极。这种布线很简单,而且减少了用两个器件时发生布线错误的几率。把多个器件组合在一起时需要额外的PCB走线,这种布线还能减少与此种PCB走线相关的寄生电感。

    改用较小外形尺寸双芯片功率封装的另一个好处是能够实现的效率可以帮助提高功率密度。器件安装在单相降压转换器评估板上,条件如下:

VIN = 12 V, VOUT = 1.05 V, VDRIVE = 5.0V, fsw = 300 kHz, IOUT max. = 15 A

效率是在整个功率范围内测量的。在15A电流下,效率是87%,器件的外壳温度恰好低于70 °C。峰值效率高于91.5 %。这样的性能有助于在医疗系统中减少功率损耗,节约能量,而且还能实现小外形尺寸的设计,如图3所示。

图3 示意图

    采用6.0mm x 3.7mm外形尺寸的双芯片不对称功率封装是MOSFET封装技术上的重大进步。这种封装使工程师能够改善电源的性能,缩小体积,以及简化设计,同时可实现现在的消费电子产品所要求的高效率或性能。

关键字:PowerPAIR封装  PCB布线  功率封装 编辑:探路者 引用地址:PowerPAIR封装简化电源设计

上一篇:LM324在直流调速系统电路中的应用电路分析
下一篇:变频器应用中电压瞬时波动的解决方案

推荐阅读最新更新时间:2023-10-18 16:26

优化PCB布线减少串扰的解决方案
I.序言 如今,各种便携式计算设备都应用了密集的印刷电路板(PCB)设计,并使用了多个高速数字通信协议,例如 PCIe、USB 和 SATA,这些高速数字协议支持高达 Gb 的数据吞吐速率并具有数百毫伏的差分幅度。 入侵(aggressor)信号与受害(victim)信号出现能量耦合时会产生串扰,表现为电场或磁场干扰。电场通过信号间的互电容耦合,磁场则通过互感耦合。 方程式(1)和(2)分别是入侵信号对受害信号的感应电压和电流计算公式,方程式(3)和(4)分别是入侵信号和受害信号之间的互电容和互电感计算公式。     图中文字中英对照 nduced voltage on victim :受害信号的感应电压 mutual indu
[电源管理]
优化<font color='red'>PCB布线</font>减少串扰的解决方案
Allegro推出定制SOIC16W封装,非常适合功率密集型混合动力/电动汽车和太阳能等应用
运动控制和节能系统电源和传感解决方案的全球领导厂商 Allegro MicroSystems(以下简称 Allegro )宣布推出名为“MC”的全新定制 SOIC16W封装 ,这标志着业界电流传感技术在需要高隔离度和低功耗的功率密集型应用中的一个飞跃。这种全新封装具有265μΩ的超低串联电阻,比现有SOIC16W解决方案低2.5倍以上,同时提供 Allegro s最高认证的5kV隔离等级。 采用新封装供货的首批器件是Allegro电流传感器 IC ACS724 和ACS725,两款产品在速度和精度方面均可提供领先的性能。这些器件是DC/DC转换器、太阳能逆变器、UPS系统、各种电动车辆(xEV)车载充电器(OBC)、电动汽车充
[汽车电子]
探讨采用绿色塑料封装功率MOSFET性能
摘要 绿色指令推动半导体厂家在其微电子产品封装中摒弃氧化锑、阻燃剂及卤代化合物之类的环境有害物质,然而人们可能担心,绿色封装中的新化学材料有可能影响半导体器件的性能。为此,我们通过热压应力测试对采用绿色和非绿色环氧模塑料 (EMC) 封装的功率晶体管的性能进行了评测。实验表明,绿色器件的电气和物理性能的确优于非绿色器件。我们的研究结果表明,较之于采用绿色 EMC的器件,采用非绿色EMC封装器件的栅极-源极漏电流 (IGSS) 更高,而漏极-源极导通电阻 (RDS ) 也更大。非绿色器件之所以电气性能不稳定,是因为其中的阻燃材料会释放较多的溴化物离子。在潮湿的环境下,这种溴化物离子会形成电解液,导致腐蚀。我们发现非绿色器
[电源管理]
探讨采用绿色塑料<font color='red'>封装</font>的<font color='red'>功率</font>MOSFET性能
飞思卡尔塑料封装的射频功率晶体管出货量超过1.75亿
2013 年 3 月 11 日,德克萨斯州奥斯汀讯 - 大功率射频 (RF) 功率晶体管的全球领导者飞思卡尔半导体公司(NYSE:FSL)日前宣布已经售出超过 1.75 亿个塑料封装的高频大功率射频功率晶体管,达到了业界难以企及的里程碑高度。 飞思卡尔的射频功率模压塑料封装凭借高性价比和可靠性等特点,取代了昂贵的传统金属陶瓷封装。飞思卡尔的塑料封装能承受并驱散射频功率晶体管所产生的高热量,同时保持最佳性能。采用这种封装技术的器件单价通常比采用气腔封装技术的便宜很多,而且模压塑料器件支持更高效的自动化装配,从而简化了客户的制造工艺。 飞思卡尔高级副总裁兼射频业务部总经理 Ritu Favre 表示:“飞思卡尔不仅率先开发
[工业控制]
安华高推出采用5x5表面贴装封装功率放大器
  Avago Technologies(安华高科技)日前宣布面向Ku频带和VSAT地面终端应用,推出一对采用低成本表面贴装封装的新2W和4W功率放大器。Avago的AMMP-6413/6415采用5mm x 5mm表面贴装封装,为提供高线性度的全单石功率放大器,这些新放大器产品都拥有可以降低功耗和散热需求的高效率,使得Avago的新功率放大器产品非常适合做为需要为高速数据传输提供更佳线性度系统的最后一级功率放大器使用。Avago是为通信、工业和消费类等应用领域提供模拟接口零组件的领导厂商。   VAST设备设计工程师一直以来都希望可以取得高可靠性的低成本功率放大器,并提供高动态范围,如更好的输出功率、增益和线性度来满足通过卫
[电源管理]
Cadence新的Allegro平台,变革下一代PCB设计生产力
带来先进的约束驱动PCB流程和全局布线能力,可提高易用性、生产率、协作性、可测量性及精准性 【加州圣荷塞,2007年5月15日】—— 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)今天发布了Cadence Allegro系统互连设计平台针对印刷电路板(PCB)设计进行的全新产品和技术增强。改进后的平台为约束驱动设计提供了重要的新功能,向IC、封装和板级设计领域的设计团队提供新技术和增强以提升易用性、生产率和协作能力,从而为PCB设计工程师树立了全新典范。 “随着供电电压下降和电流需要增加,在设计PCB系统上的功率提交网络(Power Delivery Network)过程中必须考虑封装和I
[新品]
MOSFET双芯片功率封装简化电源设计
  目前,电源工程师面临的一个主要难题是,随着功能的日益增多,商用电子产品的尺寸不断缩小,留给电源电路的空间越来越少。解决这个难题的办法之一是充分利用在MOSFET技术和封装上的进步。通过在更小尺寸的封装内采用更高性能的MOSFET,业内的一个趋势是从SO-8等标准引线封装向带有底面漏极焊盘的功率封装转变。对于大电流应用,常用的是功率6mm x 5mm封装,例如PowerPAK® SO-8。但对于电流较小的应用,发展趋势是向PowerPAK 1212-8这样的3mm x 3mm功率封装转变。 在这类封装中,RDS(on) 已经足够低,使得这类芯片可以广泛用于笔记本电脑中的10A DC-DC应用。   虽然3mm x 3mm功率
[电源管理]
MOSFET双芯片<font color='red'>功率</font><font color='red'>封装</font>简化电源设计
高速数字电路的设计与仿真
   摘要: 介绍了专用于高速数字电路的仿真工具Hyperlynx,并使用它对高速数字电路中的阻抗匹配、传输线长度与串扰问题进行布线前的模型建立和仿真,通过仿真结果分析给出了相应解决办法,尤其在传输线长度上提供了LVDS电路的解决办法。通过软件平台对电路参数的设置进行比较与分析,给出了高速数字电路设计的指导性结论。   高速数字系统设计成功的关键在于保持信号的完整,而影响信号完整性(即信号质量)的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具,仿真结果对PCB布线产生指导性意见,布线完成后再提取网络,对信号进行布线后仿真,仿真没有问题后才能送出加工。目前这样的仿真工具主要
[嵌入式]
小广播
热门活动
换一批
更多
最新电源管理文章
更多精选电路图
换一换 更多 相关热搜器件
更多每日新闻
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved