功率管理:用混合信号FPGA控制电压攀升率

最新更新时间:2012-03-10来源: 与非网关键字:功率管理  混合信号  Fusion  PSC  FPGA 手机看文章 扫描二维码
随时随地手机看文章

    引言

    (混合信号FPGA控制多电平系统的电压攀升率):随着工艺尺度不断缩小,器件常常需要多个电源。为了减小功耗和最大限度地提高性能,器件的核心部分一般趋向于在低电压下工作。为了与传统的器件接口,或与现有的I/O标准配合,I/O接口的工作电平往往与核心部分不同,一般都高于核心部分的工作电压。器件通常支持电平各不相同 (1.8V、2.5V 或 3.3V)的多个I/O组件。为能重新配置器件或对器件重新编程,通常还需要支持另外一个电源。显然,这些电源间相互关联,以及电源数量的增加,会大大增加板级电源管理的复杂性。

    采用现场可编程门阵列 (FPGA)、数字信号处理器 (DSP) 和专用集成电路 (ASIC) 的设计可能需要4到5个,甚至更多的电源,需要按照预先设定的顺序和电压攀升率完成上电,从而避免诸如闭锁、涌流或I/O口争夺等问题。此外,许多应用都要求上电顺序和电压攀升率可调节,以适应不同的应用情况。 为了满足这些应用要求,功率系统管理部分必须具备上电即用的能力,这样,它才能对多个模拟电压输入进行采样和监控。功率系统的管理器要基于系统需求,以适当的电压攀升率顺序启动多个电源。该管理器还需具灵活性,能调节出不同的上电顺序和电压攀升率,并记住上电顺序和电压攀升率控制中使用的参数。

    具有上电即用功能的混合信号FPGA在这种类型的功率管理控制上具有很多优势。这种FPGA在单芯片中集成了大容量的嵌入 Flash内存块、可编程逻辑和可配置模拟构件。由于集成了大容量的嵌入Flash内存块,因此能让设计人员实现众多的任务,包括记录系统历史运行性能、更新工作参数、监视系统参数以预见可能发生的故障 (即预报功能)、EEPROM仿真,以及启动代码存储。除电源管理外,这种器件还能被用于控制开关电压的攀升率。这种FPGA对模拟系统进行适当配置,可实现对多达30路模拟信号进行采样和监视;同时利用栅极驱动电流能控制多个电源的上电顺序和电压攀升率的可编程特性,控制多达10个栅极驱动电路。 利用混合信号 FPGA(如 Actel 的 Fusion PSC) 的这种可编程栅极驱动电路来控制电源电压的攀升率,四线模拟 I/O 结构 (参见图 1) 是个关键。四线模拟 I/O 由 4 个 I/O 端构成,包括模拟电压输入 (AV)、模拟电流输入 (AC)、模拟温度输入 (AT),以及单栅极驱动输出 (AG)。AV、AC 和 AT 用于在将模拟信号送到可配置的 12 位逐次逼近寄存器 (SAR) 实现的模数转换器 (ADC) 前,对信号进行预调。四线模拟输入的电压承受能力达 12 V ± 10%。该四线模拟结构在预定标值、正负电压范围,以及 I/O 功能上有很大的可配置范围。

    如果设计人员能采用这种四线模拟结构和ADC,混合信号FPGA就可为实现上电顺序管理和电压攀升率控制提供智能、简洁及灵活的解决方案。这种方案不需要外接电阻网络、比较电路或MOSFET驱动电路之类的部件,因而能大幅节省板卡空间和降低系统成本。而且,还能实现真正的上电顺序管理,且不依赖于主电源的上升时间。 要实现对上电顺序和上电电压攀升率的控制,可配置混合信号FPGA,使其不断地监视各个电源。该FPGA能根据用户定义的条件来开启功率MOSFET管,为负载提供所需的功率。用户可利用其电压监视功能,及预先定义的电源开启条件,在另一电源达到某一电平时开启该电源,或在另一电源开启后经一定延迟后再开启该电源。同时,用户还可选择栅极驱动电流来控制各个电源的上电攀升率;这个功能是针对外部的P型或N型MOSFET而设计。 图1所示为典型的功率控制配置。在该配置中,AV和AC代表供电侧或电源,AT在负载侧,并有一个由AG输出控制的外接MOSFET来控制供给负载的功率。AV监视电源电压。 一旦电源达到用户设定的电平并稳定下来,就可用AG来开启MOSFET,使负载侧上电。栅极驱动是可配置的电流源,需要有一个上拉电阻或下拉电阻 (见图2)。

                                                                    图 2:AG 连接

    AG和外接功率MOSFET决定负载侧电源的开关电压攀升率。我们将通过下面给出的例子来说明如何确定和控制这个攀升率。电源电压 = Vsupply = 5V 上拉电阻 = Rpullup = 300 Ω AG 输出电流 = Ig = 10 µA 功率MOSFET: 阈值电压 = VT = 1V 电容 (栅极和源极) = Cgs = 10 nF 电容 (栅极和漏极) = Cgd = 2 nF 图 2:AG 连接 对本例而言,电源 (Vsupply) 在时刻0之前就已启动。AV测量该电压,并已设定Vsupply应最终稳定在5V。此时,栅极关断且无电流流过;栅极电压 (Vg) 也是5V。AG驱动在时刻0就开启,并开始形成10 µA (Ig)的汇流。 Vsupply = 5V RpullupVloaddgsPowerMOSFETCgdCgs Ig 在最初一段时间,Vg将下降,直到栅极和源极间的电压超过阈值电压 (Vt)。该电压下降速率由dV/dt = Ig/Cgs决定 (一次近似)。Cgd是电压的非线性函数,通常被称为密勒 (Miller) 电容。在这个区域,漏极到栅极只有很小的电流,因此密勒电容非常小,此时Cgs占主导。 一旦Vgs超过Vt,MOSFET开启。在这个区域,由于密勒电容已被充电,Vgs处于恒定。漏极电压 (Vd) 此时攀升,其攀升率由下面的方程确定:

    dV/dt = Ig/Cgd = 10 µA / 2nF = 5V/mS. 方程1

    当 Vd 达到 Vsupply,密勒电容被充电,Vg 将再次开始下降。而 Vgs 将继续增加,直到 Vgs = Ig x Rpullup = 10 µA x 300Ω = 3V。由于 MOSFET 已完全工作在Vsupply=5V 电源电压下,此时,Vd = 5V,Vd = Vsupply – Vgs = 2 V。 选择 MOSFET 必需小心,要根据系统的要求来选择。选择 Rpullup 也要小心。如果Rpullup 太大,MOSFET 的 Vgs 就可能超过额定值,造成灾难性后果。 在电源电压一定的情况下,Ig 和 Cgd 决定电源电压攀升到最终值的速率。图 3 给出了电源电压值 (Vsupply),以及上电期间的 Vg 和 Vd。 用户可预设对应功率MOSFET管的各个Fusion栅极驱动的驱动电流来控制电源的电压攀升速率。Fusion栅极驱动有4个驱动电流级别可选:µA、3 µA、10 µA和30 µA。本例中,栅极驱动电流 (Ig) 被选为10 µA,用它来控制Cgd固定为2 nF的功率MOSFET,就将5V电源的电压攀升速率定为5 V/ms。用户只要选择不同的栅极驱动电流,或选择具有不同特性的功率MOSFET,就可轻松改变电压攀升速率。 由于针对上电顺序和电压攀升速率的所有控制逻辑和时序功能都在 FPGA 器件实现,因此完全可由用户来配置和控制。如果设计需求变更,无论是在开发期间,甚至在产品已经发布后,只需简单进行配置就可以完成功率管理方案的升级。 相同的概念可用于一个系统中的每一个电源。混合信号FPGA能控制多达10个电源,且受控电源电压可达12V。一旦各个电源的电压攀升率经编程设定,就能解决这些电源的上电顺序问题。 构建和维系合适的功率环境对于系统的正确运行是非常关键的。混合信号FPGA具有上电即用及单电源工作的优势,能监视板卡上各电源的工作情况,控制它们的上电顺序,从而实现对板卡初始化过程的控制。混合信号FPGA可配置,因而适用于任何板卡的功率管理需求。除能控制各电源的上电顺序外,混合信号FPGA还可轻松及高效地控制各电源的电压攀升速率。该功能对于确保系统处理器件 (包括DSP、微控制器和SRAM FPGA) 的正常工作至关重要。

关键字:功率管理  混合信号  Fusion  PSC  FPGA 编辑:探路者 引用地址:功率管理:用混合信号FPGA控制电压攀升率

上一篇:开关电源维修方法与技巧
下一篇:用P6015A探头校准电浪涌发生器开路输出电压

推荐阅读最新更新时间:2023-10-18 16:28

泰克混合信号示波器荣获Elektra 2007年度产品提名奖
MSO4000获得 ‘设计和测试类年度产品’提名 俄勒冈州毕佛顿, 2007年10月29日讯 – 全球领先的测试、测量和监测仪器的提供商--泰克公司(NYSE: TEK)日前宣布,在Electronics Weekly 举办的Elektra 07年度产品评选中,MSO4000混合信号示波器荣获设计和测试年度产品类提名。 MSO4000混合信号示波器于2007年4月推出,它面向嵌入式设计和调试,融合了三种强大的功能:突破性的Wave Inspector波形搜索引擎功能、先进的实时示波器功能和基本逻辑分析仪功能。通过这些功能,工程师可以在一台仪器上方便地查看和关联模拟信号和数字信号。MSO4000系列包括四种型号,带宽范围
[焦点新闻]
使用MATLAB和Simulink算法创建FPGA原型(一)
芯片设计和验证工程师通常要为在硅片上实现的每一行RTL代码写出多达10行测试平台代码。验证任务在设计周期内可能会占用50%或更多的时间。尽管如此辛苦,仍有接近60%的芯片存在功能瑕疵,需要返工。由于HDL仿真不足以发现系统级错误,芯片设计人员正利用FPGA来加速算法创建和原型设计。   利用FPGA处理大型测试数据集可以使工程师快速评估算法和架构并迅速做出权衡。工程师也可以在实际环境下测试设计,避免因使用HDL仿真器消耗大量时间。系统级设计和验证工具(如MATLAB和Simulink)通过在FPGA上快速建立算法原型,可以帮助工程师实现这些优势。   本文将介绍使用MATLAB和Simulink创建FPGA原型的最佳方
[模拟电子]
使用MATLAB和Simulink算法创建<font color='red'>FPGA</font>原型(一)
基于SoC FPGA芯片的异步全彩LED显示控制器解决方案
1 LED显示屏市场概况 全彩LED显示被普遍应用于户外及室内的大型广告、舞台背景等场合(大多是同步显示),随着价格的下降,全彩LED显示已经开始被使用于门楣广告(异步显示)。当前门楣广告一般采用单双色LED显示,市场需求大。与单双LED相比,全彩LED能够展现更丰富的内容,如真彩图片,动画,视频等,全彩LED显示将是门楣广告屏的发展趋势。     图1:中国LED显示屏产值(数据来源:GLII) 2 市场流行方案的介绍 目前市场上比较流行的方案有以下几种: 1) ARM-CortexA8 + FPGA解决方案:     图2:ARM-CortexA8 + FPGA方案框图 特点:功能齐全,其中ARM Cortex-A8可以实
[电源管理]
基于SoC <font color='red'>FPGA</font>芯片的异步全彩LED显示控制器解决方案
赛灵思Verilog(FPGA/CPLD)设计小技巧
以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查。   可靠性    **为时钟信号选用全局时钟缓冲器BUFG   • 不选用全局时钟缓冲器的时钟将会引入偏差 。    **只用一个时钟沿来寄存数据   • 使用时钟的两个沿是不可靠的因为时钟的某沿或者两个沿会漂移; 如果时钟有漂移而且你只使用了时钟的一个沿你就降低了时钟边沿漂移的风险。   • 这个问题可以这样来解决就是允许CLKDLL自动纠正时钟的占空比以达百分之五十的占空比否则强烈建议你只使用一个时钟沿    **除了用CLKDLL或DCM
[嵌入式]
数字式超声波探伤仪中高速数据采集模块设计
   0 引言   超声无损检测技术是根据材料缺陷所显示的声学性质对超声波传播的影响来探测其缺陷的方法。利用该技术可以测量各种金属、非金属、复合材料等介质内的裂缝、气孔、夹杂等缺陷信息。由于超声波检测具有穿透力强,检测灵敏度高等优点,因而在航空航天、冶金造船、石油化工、铁路等领域起着广泛的作用。一般采用超声无损检测技术的超声探伤仪有模拟式和数字式之分,随着计算机技术、微电子技术及数字信号处理技术的发展,传统的模拟式超声探伤仪正逐渐被功能先进的数字式超声探伤仪所取代。   超声波的回波信号是高频信号,其中心频率最高达到20 MHz以上,常用的超声波探头中回波信号的频率一般为2.5~10 MHz,要使这样的高频信号数字化,
[模拟电子]
FPGA基础入门
IP (Intellectual Property)就是常说的知识产权。美国Dataquest咨询公司将半导体产业的IP定义为用于 ASIC、ASSP和PLD等当中,并且是预先设计好的电路模块。IP核模块有行为(Behavior)、结构(Structure)和物理 (Physical)三级不同程度的设计,对应描述功能行为的不同分为三类,即软核(Soft IP Core)、完成结构描述的固核 (Firm IP Core)和基于物理描述并经过工艺验证的硬核(Hard IP Core)。 什么是软核? IP软核通常是用 HDL文本形式提交给用户,它经过RTL级设计优化和功能验证,但其中不含有任何具体的物理信息。据此,用户可
[嵌入式]
复杂SoC设计中的功率管理 (上)
    长期以来,降低功耗一直是芯片设计中的重要需求。随着更大、更快的集成电路应用于便携式产品中,这个需求变得日益重要。因此,贯穿整个设计流程的功率管理技术也在不断改进,以确保产品的各个部分均得到适当、高效的功率供应,同时保证产品的可靠性。诸如多电压岛,以及时钟频率和阈值电压的动态调整等技术,均有助于在提供高性能的同时,节省便携产品中的电池能量。     更为重要的是,SOC在尺寸和速度方面的增长已经给大量的设计带来了功耗方面的挑战,而这些挑战并不属于传统的受供电限制的范畴。在这些设计中,热耗散和可靠性方面的问题,例如电迁移和电压降已经变得极为关键。深亚微米设计中的功率问题可能会限制设计的功能或性能,并严重影响到芯片的可制造性和良
[电源管理]
复杂SoC设计中的<font color='red'>功率管理</font> (上)
基于FPGA的电容在线测试系统设计
PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。 1.测试原理 在线测试的基本思想是应用电气隔
[电源管理]
基于<font color='red'>FPGA</font>的电容在线测试系统设计
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved