基于FPGA的电容在线测试系统设计

最新更新时间:2014-05-14来源: 互联网关键字:FPGA  电容  在线测试 手机看文章 扫描二维码
随时随地手机看文章

PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。

1.测试原理

在线测试的基本思想是应用电气隔离技术,将被测元器件在电气上和与其相连的元件隔离,进而一一检测PCB板上的每一个元件。隔离方法如图1所示。

 

 

设待测元件为Zx,周围与之相连的元件阻抗等效为Z1、Z2,并将其另一端与测试电路同地。因为运放正向输入端接地,根据“虚地”原则,Z2两端等电位,都为地,即Z2被隔离;另外Vi为理想电压源时,内阻为零,Z1可视为电压源的输出负载,不影响Zx上电压降,即Z1也被隔离。即:

 

 

可见,只要确定输入,测得输出结果,就可计算出被测元件的大小。

2.电容测试电路的硬件设计

电容在线测试的硬件电路如图2所示。

 

 

R2、C1和U1共同构成一个反向积分器,为减少运放振荡的可能性,所以采用反向输入。R1的作用是使有内部相位补偿的运放开环特性与积分电路的频率特性相同,保证一定频率范围内开环增益与频率无关。Header2为被测电容的接入插槽。

Z1、Z2是与被测电容相连的干扰阻抗。被测电容同U2和R8-11一起构成微分电路。小阻值R3起限制输入电流的作用,亦即限制了R8-11中的电流。小容量C2起相位补偿作用,提高电路的稳定性。

另外,在器件的选择上,运放选用LM318,对于C1和C2,应选用绝缘电阻大的薄膜电容,不宜用铝电容或钽电容,本设计选用的是聚丙烯电容。

当Vi为一正弦信号时,积分器的输出为:

 

可见,在正弦信号的激励下,R8-11选择合适,就能得到正比于被测电容Cx的输出电压Vv_out,继而可以算出被测电容值。

PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。

1.测试原理

在线测试的基本思想是应用电气隔离技术,将被测元器件在电气上和与其相连的元件隔离,进而一一检测PCB板上的每一个元件。隔离方法如图1所示。

 

 

设待测元件为Zx,周围与之相连的元件阻抗等效为Z1、Z2,并将其另一端与测试电路同地。因为运放正向输入端接地,根据“虚地”原则,Z2两端等电位,都为地,即Z2被隔离;另外Vi为理想电压源时,内阻为零,Z1可视为电压源的输出负载,不影响Zx上电压降,即Z1也被隔离。即:

 

 

可见,只要确定输入,测得输出结果,就可计算出被测元件的大小。

2.电容测试电路的硬件设计

电容在线测试的硬件电路如图2所示。

 

 

R2、C1和U1共同构成一个反向积分器,为减少运放振荡的可能性,所以采用反向输入。R1的作用是使有内部相位补偿的运放开环特性与积分电路的频率特性相同,保证一定频率范围内开环增益与频率无关。Header2为被测电容的接入插槽。

Z1、Z2是与被测电容相连的干扰阻抗。被测电容同U2和R8-11一起构成微分电路。小阻值R3起限制输入电流的作用,亦即限制了R8-11中的电流。小容量C2起相位补偿作用,提高电路的稳定性。

另外,在器件的选择上,运放选用LM318,对于C1和C2,应选用绝缘电阻大的薄膜电容,不宜用铝电容或钽电容,本设计选用的是聚丙烯电容。

当Vi为一正弦信号时,积分器的输出为:

 

可见,在正弦信号的激励下,R8-11选择合适,就能得到正比于被测电容Cx的输出电压Vv_out,继而可以算出被测电容值。

关键字:FPGA  电容  在线测试 编辑:探路者 引用地址:基于FPGA的电容在线测试系统设计

上一篇:基于TMS320F2812的产品预置参数在线调试研究
下一篇:为ASIC和SoC选择最优嵌入式存储器IP

推荐阅读最新更新时间:2023-10-12 22:40

基于多DSP+FPGA的卫星遥感图像压缩系统设计
目前的 卫星遥感 图像压缩 系统硬件方案大多基于高性能可编程逻辑器件FPGA 。但这种方案整系统成本居高不下,且FPGA存在单粒子翻转效应。因此,笔者提出一种多DSP+FPGA的硬件设计结构,使用DSP取代FPGA完成核心算法,而仅用一个FPGA进行管理和控制。该硬件设计成本较低。   1 基于双正交叠式变换的低复杂度图像压缩方法   1.1 双正交重叠变换的快速整数实现   在有损压缩中,通常先对图像矩阵进行正交/双正交变换,使能量分布集中,表示更为稀疏。离散余弦变换(DCT)由于具有良好的去相关效果,并且存在相应的快速算法,应用广泛。双正交重叠变换继承了DCT 计算简便、存储要求低的特点,同时克服了DC
[工业控制]
基于多DSP+<font color='red'>FPGA</font>的卫星遥感图像压缩系统设计
基于Nios II的多生理参数处理系统
  随着医疗仪器设备向智能化、微型化、系列化、数字化和多功能方向的发展,医疗设备中逻辑控制器件也由采用中、小规模的集成芯片发展到应用现场可编程门阵列FPGA(Field Programmable Gate Array)。使用FPGA器件可以大大缩短医疗设备的研制周期,减少开发成本,同时还可以很方便地对设计进行在线修改,因此FPGA在医疗设备中有很广泛的应用 。   本文主要搭建一个多生理参数测量系统的数据处理平台,在FPGA中嵌入一个32位Nios II软核处理器,用于控制数据的传输、存储及显示。主要完成了此数据处理平台硬件系统的定制及编写相应程序,以控制数据的采集、存储及显示。   采用Nios II处理器为核心进行
[医疗电子]
基于Nios II的多生理参数处理系统
基于FPGA的DDS信号发生器的设计仿真
本文主要介绍利用FPGA和matlab实现任意频率信号发生器的功能,并进行仿真,使用Quartus Ⅱ+modelsim+matlab实现功能,以正弦波为例说明,开发芯片频率50MHz 产生正弦波sin信号的mif文件 采用matlab产生mif文件,具体的代码如下: clear; clc; width=8; depth=256; fid =fopen ('sin.mif','w'); fprintf(fid,'WIDTH=%d;n',width); fprintf(fid,'DEPTH=%d;n',depth); fprintf(fid,'ADD
[测试测量]
基于<font color='red'>FPGA</font>的DDS信号发生器的设计仿真
基于FPGA的电涡流缓速器控制系统
   摘 要 :本文提出了一种基于FPAG芯片的控制系统设计方案。系统中利用FPGA状态机高效地控制ADC进行信号采集。在FPGA中搭建的模糊控制器通过对励磁电流的连续调节,实现了恒速、恒转矩和恒流等控制策略。    引言   电涡流缓速器的工作原理基于电磁感应理论。作为一种辅助制动装置,其减少了主制动装置的机械摩擦,既提高了寿命,又提高了车辆行驶的安全性、经济性和舒适性,越来越受到汽车制造厂家的青睐。但是,由于汽车领域对实时性要求较高,且模糊控制算法涉及到频繁的多字节数据的乘除运算,而FPGA在实现算法方面具有巨大的优势,因此本文将基于FPGA进行设计。另外,本文结合基于FPGA的32位精简指令软核Nios编
[工业控制]
蓝牙HCI-UART主控制接口的FPGA设计与实现
  摘要:蓝牙技术作为一种短距离的无线通信技术,具有巨大的发展潜力,本文意从HCI层进行蓝牙技术的应用开发。本文首先介绍了HCI和UART的结构与原理,在分析和比较HCI三种类型接口USB、RS-232和UART优缺点的基础,提出了一种基于FPGA采用硬件设计HCI-UART的实现方式。本设计在Quartus II 9.0集成设计环境下,采用硬件描述语言Verilog分模块设计完成,设计经过Modelsim 6.4a仿真与验证。    1 引言   蓝牙(Bluetooth)是世界级著名的计算机和通信领域大公司(爱立信、IBM、INTEL、诺基亚和东芝等)倡导推出的一种无线通信技术的开放式工业标准,其取自10 世纪丹麦
[嵌入式]
蓝牙HCI-UART主控制接口的<font color='red'>FPGA</font>设计与实现
基于FPGA的多路数字信号复分接器的设计
在现代数字通信中,对数据传输容量和传输效率的要求越来越高,因此经常依据时分复用 的原理通过数字复接与分接(简称数字复接技术)将不同速度和不同类型数据进行合并与分离,以充分发挥和利用传输能力。实现此功能的设备称为数字复接系统,它由数字复接器和数字分接器两部分组成(简称复接器和分接器)。数字复接系统设计方法多种多样,本文介绍了一种基于FPGA特点、对多信号数字复分接器的设计方法。 1 多信号数字复分接器的设计要求 复分接器需要完成对以下信号的复分接: (1)4路8 kB语音(符合G.729A标准)及线路信令; (2)1路4.8 kB低速同步数据; (3)2路最高为2.4 kB的异步数据。 形成速率
[嵌入式]
基于<font color='red'>FPGA</font>的多路数字信号复分接器的设计
FPGA 为三洋最新款家庭影院投影仪添彩
Altera 公司宣布, 三洋电子有限公司在其 PLV-Z2000 1080p 家庭影院投影仪中采用 Cyclone ® II FPGA 和 Nios ® II 嵌入式处理器, 进一步提高 了家庭娱乐系统的图像质量 。 Altera 的 FPGA 和嵌入式处理器组合方案的高级图像处理功能使三洋最新款家庭影院投影仪的对比度达到了 15,000:1 。利用 Altera 的解决方案,三洋等产品创新者提高了集成度,实现了更具价值的功能。在 2008 年 1 月 7 号至 10 号举行的拉斯维加斯消费类电子产品展 (CES) 上,三洋将展示其 PLV-Z2000 1080p 家庭影院投影仪。 三洋电子有限公司工程部投影仪分部总经理 K
[汽车电子]
陶瓷电容容量衰减与电压的关系
陶瓷电容(ceramic capacitor):用高介电常数陶瓷作为电介质材料而制成的电容器,将(陶瓷钛酸钡-氧化钛)挤压成圆管、圆盘或圆片作为介质,在陶瓷基体喷涂银层,高温下用烧渗法将银渡在陶瓷上作为电极,表面涂抹保护磁漆或环氧树脂包封制成。形状多样,有圆片形、管形、桶形、鼓形、圆形等。 JEC陶瓷电容 陶瓷电容因容量大,体积小,无极性,内阻低、耐热性好、抗腐蚀性好等优点广泛应用于军用电子设备、系统通讯设备、工业控制设备、汽车电子、消费类电子产品等领域。 陶瓷电容内阻低的特性对于低输出纹波有很大帮助,能抑制高频噪声,但陶瓷电容容量在高电压下衰减,这是为什么呢? 陶瓷电容容量在高电压下衰减与陶瓷电容所用材料特性有关
[嵌入式]
陶瓷<font color='red'>电容</font>容量衰减与电压的关系
小广播
最新电源管理文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved