输出分别与干线的两个半周期同步的电路-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

经常有这种情况，要在交流电源干线强大的干扰下去测量微弱的信号。如果不能过滤排除干扰信号，可以做两次时间上分开的连续测量，间隔时间为干线半周期的奇数倍，然后计算两次测量的平均值，从而得出可靠的结果。在连续的测量中，干扰信号的极性相反，平均之后相互抵消。如果对多个连续测量对做平均，结果将更加准确。也可以不计算干线的半周期，你会发现，如果能找到一种电路，它的两个输出能与干线的奇半周期或偶半周期同步，那它迟早能派上用场。

图1的电路提供了两个独立且光隔离的输出，ISO1和ISO2用于与期望的干线半周期同步。图2给出了仿真结果(使用免费版本的TI NA-TI)。电路可接受80V~240V的交流干线输入，耗电在1mA以下。

输出ISO1和ISO2的脉冲时长不到1ms。可以调整电容器C1，使得输出ISO1和ISO2的下降沿精确对齐干线的零交越点。从D1~D5的所有二极管均为小信号型1N4148或者其它类似二极管。电路工作原理如下：在干线的正半周期内，C3通过R1A、R1B、D1和D5、D3、R2B与R2A充电。充电的有效时间常数τ大约为4 3 ms。C3仅在该半周期聚集一些电荷。一旦干线的电压低于C3上存储的电压(这发生在半周期即将结束之前)，充电停止，电流开始从C3经过R3流入Q5的基极，使其导通。这使得C3通过光耦OC1中的LED放电，并在电路的输出ISO1产生一个脉冲。在负半周期，动作重复，只有这个时候用D4和D2对C2进行充电。当负半周期接近结束时，R4用于激活Q5。

通过增加时间常数，可以将输出脉冲的持续时间缩短至大约600μs，即增加电阻R1和R2或者电容器C2和C3的值，但这也会缩小可接受的输入电压范围。

具体的仿真情况表明，250V交流电连接到输入时，C2和C3上的最大电压小于5V;对于电容器来说，额定电压为10V就足够了。另外，C1上的最大电压小于交流10V，二极管的反向电压小于6V。流经光耦LED的最高电流小于8mA。暴露于干线的元件只有输入电阻R1A、R1B、R2A和R2B。它们的阻值相等，因此每个需要承担25%的干线电压。

从搭建电路测得的数据表现出了与仿真结果很好的相关性。图3给出了信号输出。图4显示了零交越的定时细节，以及C1取三个不同值时的相应输出脉冲。

关键字：周期同步编辑：探路者引用地址：输出分别与干线的两个半周期同步的电路

上一篇：数字电源与模拟电源的探讨
下一篇：一款用于RF系统的坚固型10MHz基准时钟输入保护电路和分配器

推荐阅读最新更新时间：2023-10-12 22:24

准周期信号基2同步数据采集系统的设计

摘要：介绍了一款基于单片机的倍频电路。该电路能够实现对准周期信号的整周期同步采样，具有倍频精度高、跟踪速度快、能对准周期信号进行预测和补偿等特点；同时介绍了一种周期预测的方法和原理以及基于PC总线实现准周期信号的同步数据采集系统。关键词：准周期信号整周期采样单片机预测数据采集及其傅立叶分析是信号处理的重要环节和基本手段。众所周知，利用FFT技术对信号进行频谱分析时，其精度受谱泄漏和栅栏效应等因素的制约。理论研究和实验均表明：对周期或准周期信号实行按基频整周期同步采集2n个数据，即整周期基2同步采样，可以减小傅立叶分析中的固有误差——谱泄漏和栅栏效应。对周期信号，通常可采用由锁相环和分频器组成的锁相倍频电路，

[单片机]

工程师们如何设计新一代自动化测试系统

　　绪论：自动化测试系统的设计挑战　　测试管理人员和工程师们为了保证交付到客户手中的产品质量和可靠性，在各种应用领域(从设计验证，经终端产品测试，到设备维修诊断)都采用自动化测试系统。他们使用自动测试系统执行简单的“通过”或“失败”测试，或者通过它执行一整套的产品特性测试。由于设计周期后期产品瑕疵检测的成本呈上升趋势，自动化测试系统迅速地成为产品开发流程中一个重要的部分。这篇“设计下一代自动化测试”的文章描述了一些迫使工程团队减少测试成本和时间的挑战。这篇文章还深刻地洞察了测试管理人员和工程师们如何通过建立模块化软件定义型测试系统来克服这些挑战。这种测试系统在减少总体成本的同时，显著地增加了测试系统的吞吐量和灵活性

[测试测量]

输出分别与干线的两个半周期同步的电路

[电源管理]

输出分别与干线的两个半<font color='red'>周期</font><font color='red'>同步</font>的电路

片上总线Wishbone 学习（七）周期的同步结束和异步结束

为了实现在给定时钟频率下的最大可能吞吐量，Wishbone采用了周期异步结束方式。这样做的结果是从主设备的STB_O到从设备的ACK_O/ERR_O/RTY_O再到主设备的ACK_I/ERR_I/RTY_I输入形成了一个异步回路，如图1所示。在大型SoC设计中，该回路往往成为整个设计的关键路径，限制系统时钟频率的进一步提高。在深亚微米时代，由于线延迟往往比门延迟更大，这一异步回路更加可能成为系统性能的瓶颈。图1 Wishbone总线的异步周期结束路径这一问题的最简单解决方法是插入寄存器将回路断开，但这样做的缺点是在每一次总线操作中都需要插入一个等待周期，从而制约了总线吞吐量。如图2所示，在上升

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐