一个PCB设计错误案例分析
已经是深夜时分了,我刚刚得到为一位客户组装的电路板。在我要给器件编程时,我被一条警告惊呆了。警告表明电路板中有大电流存在,很可能哪里短路了。我的第一个想法是可能因为我使用了0.5mm间距的表贴芯片和0402封装的无源器件。因此我决定先查看和重新修整每个焊点来确保没有搭锡存在。然而在做完这件事并再一次尝试编程器件时我还是得到相同的警告。这时我意识到我要熬夜了。
我想要修复我认为的焊接问题的第一步努力以失败告终。看来就是“校准过的眼睛”也派不上用场了。我只得用万用表来测量,最终我发现某个网络确实发生了短路。在经过一个小时的试验和重新焊接元件后,我还是一点进展都没有。至此我决定从电路板上逐个拿走元件,看看是否能找到问题。让我惊讶的是,到最后短路还是存在。“啊哈,”我终于想明白,肯定是电路板制造商做错了板子。
三块板子中有两块有问题。最上面的板子是第一个麻烦制造者。
接着我继续测试同一批次中的其它一些电路板,最后发现15块板子中有3块存在走线短路现象。设计时已经采用了厂家“允许的值”(或者是我这样认为),因此我像任何其他人会做的那样给他们发了一封质问电子邮件。为了做这些板子,我是仔细调查过OSHPark公司的。他们能够生产出优秀的电路板,并且非常乐意帮你制造很小批量的原型电路板。
质问电路板制造商 原因查明
我最初跟OSHPark联系时没有横加指责,但在字里行间能看来出,我认为问题出在他们的工艺上,因为他们没有生产出与承诺一致的高质量产品来。Dan Sheadel很快给了我回复,并指出我的电路板中有一块区域存在低于允许极限的间隙问题。
这时我的疑惑来了。我已经将设计规则检查器设置为OSHPark公司允许的值,而且我肯定执行了设计规则检查才去生成制造所需的Gerber文件。我怎么会犯这种错误呢?我甚至重新检查了一遍设计。我先是检查了允许的值,然后检查是否存在任何错误。我甚至截取了屏幕快照回复给Dan,说明所有方面我都检查过了。
我在发出电子邮件后查看屏幕快照时找到了问题所在。检查覆铜四周间隙的设置选项被关掉了。我不能100%保证我没有关掉过这个选项,但我能99.9%确保我没有关掉过。不管这是不是默认设置,肯定是它导致我设计出不符合制造工艺要求的电路板,并最终让我花了很多时间去调试问题
一定要仔细检查默认情况下没有勾选的所有选项!
总结这次PCB设计“乌龙”
可以这么说,我从这次教训中学到了许多重要的事情。
首先,帮您生产部品的人也是您的小组成员。他们对细节和服务的关注在后面的查错排错过程中非常重要。在本文这个案例中,OSHPark在我发出第一封问询邮件后的12小时内就查出了问题。
其次,理解您的计算机辅助工程(CAE)工具也很重要。我认为CAE工具供应商确实不仅有责任提供优秀的软件,而且要尽可能直观。由于许多CAE供应商不会花很多的精力去改善用户交互体验,因此责任就落到用户头上,需要用户尽可能深入地理解他们的工具。
希望您能从我的错误中吸取教训,在执行最终的设计规则检查之前要检查所有的设置。我知道我从这次经验中学到了许多。您自己遇到过类似的事情吗?
关键字:PCB设计
编辑:探路者 引用地址:剖析一个失误PCB设计 可汲取哪些设计经验?
推荐阅读最新更新时间:2023-10-12 22:38
开关电源的PCB设计规范
在任何 开关电源 设计中,PCB板的物理设计都是最后一个环节,如果设计方法不当,PCB可能会辐射过多的电磁干扰,造成电源工作不稳定,以下针对各个步骤中所需注意的事项进行分析:
一、从原理图到PCB的设计流程
建立元件参数- 输入原理网表- 设计参数设置- 手工布局- 手工布线- 验证设计- 复查- CAM输出.
二、参数设置
相邻导线间距必须能满足电气安全要求,而且为了便于操作和生产,间距也应尽量宽些.最小间距至少要能适合承受的 电压 ,在布线密度较低时,信号线的间距可适当地加大,对高、低电平悬殊的信号线应尽可能地短且加大间距,一般情况下将走线间距设为8mil.
焊盘内孔边
[电源管理]
PCB设计中的注意事项
作为一个电子工程师设计电路是一项必备的硬功夫,但是原理设计再完美,如果电路板设计不合理性能将大打折扣,严重时甚至不能正常工作。根据我的经验,我总结出以下一些PCB设计中应该注意的地方,希望能对您有所启示。
不管用什么软件,PCB设计有个大致的程序,按顺序来会省时省力,因此我将按制作流程来介绍一下。(由于protel界面风格与windows视窗接近,操作习惯也相近,且有强大的仿真功能,使用的人比较多,将以此软件作说明。)
原理图设计是前期准备工作,经常见到初学者为了省事直接就去画PCB板了,这样将得不偿失,对简单的板子,如果熟练流程,不妨可以跳过。但是对于初学者一定要按流程来,这样一方面可以养成良好的习惯,另一方面对复杂的电
[半导体设计/制造]
打破瓶颈高速PCB设计的常见问题及解决方法
随着器件工作频率越来越高,高速 PCB 设计所面临的信号完整性等问题成为传统设计的一个瓶颈,工程师在设计出完整的解决方案上面临越来越大的挑战。尽管有关的高速仿真工具和互连工具可以帮助设计设计师解决部分难题,但高速 PCB 设计中也更需要经验的不断积累及业界间的深入交流。 下面列举的是其中一些广受关注的问题。 布线拓朴对信号完整性的影响 当信号在高速 PCB 板上沿传输线传输时可能会产生信号完整性问题。意法半导体的网友tongyang问:对于一组总线(地址,数据,命令)驱动多达4、5个设备(FLASH、SDRAM等)的情况,在PCB布线时,是总线依次到达各设备,如先连到SDRAM,再到FLASH……还是总线呈星型分布,即从某处分
[电源管理]
电子设计发展趋势 — 开源PCB设计
电子设计领域的一大趋势是开源硬件及其配套的开源原理图和PCB布局图的使用。使用开源硬件及其配套资源意味着工程师可以方便地使用现有设计方案,从而提高效率并缩短产品上市时间。随着工程师更加深入地了解传统PCB与开源PCB设计之间的区别,该趋势将极有可能获得进一步增长。 开源PCB设计较传统PCB设计具有几大优势,其中包括电源和数字部分以及高速数据部分的重复可用性,这使得工程师更加青睐于开源PCB设计。在以往的设计过程中,工程师就一直面临着电源布局的问题,而在开源设计中,电路板变得更加高速且配置了RF架构,这就导致电源布局变得更加复杂,工程师必须更加密切关注电路板的线宽、线距以及通孔。在开源PCB设计环境中,只要是证明有效的布
[嵌入式]
浅谈开关电源PCB设计
对于开关电源的研发,PCB设计占据很重要的地位。一个差的PCB,EMC性能差、输出噪声大、抗干扰能力弱,甚至连基本功能都有缺陷。 与其他硬件电路PCB稍有不同,开关电源PCB有一些自身的特点。本文将结合工程经验,简单谈一谈开关电源PCB布线的一些最基本的原则。 1、 间距 对于高电压产品必须要考虑到线间距。能满足相应安规要求的间距当然最好,但很多时候对于不需要认证,或没法满足认证的产品,间距就由经验决定了。多宽的间距合适?必须考虑生产能否保证板面清洁、环境湿度、其他污染等情况如何。 对于市电输入,即使能保证板面清洁、密封,MOS管漏源极间接近600V,小于1mm事实上也比较危险了! 2、 板边缘的元器件 在PCB边沿的
[电源管理]
PCB设计示波器使用应当注意的干扰因素
示波器是很微妙的工具,它并不会显示你真正想找的东西。示波器总是会显示些什么,但有时你却没有意识到你所错过的东西。让我们来逐一细述。
安装不当
如果取样率低于比特或时钟频率的三倍,你所看到的输入信号将是失真的信号。如果输入信号为正弦波,你仍会看到一个不错的正弦波,但实质此正弦波只是输入信号频率的一部分。从一点上可以看出存在差错,那就是正弦波看上去未被触发。解决方法是启用峰值探测或包络模式。
捕获率不足
你知道某个特定的输入信号出了问题,因为输出信号被毁坏,但是你却无法看到问题出在哪里。在异常发生率低以及在波器无法捕获数据的偶然误差过程中,就会发生这种情况。解决办法之一是增加示波器的波形捕获率。一
[测试测量]
PCB设计:如何减少错误并提高效率
电路板设计是一项关键而又耗时的任务,出现任何问题都需要工程师逐个网络逐个元件地检查整个设计。可以说电路板设计要求的细心程度不亚于芯片设计。
典型的电路板设计流程由以下步骤组成:
前面三个步骤花的时间最多,因为原理图检查是一个手工过程。想像一个具有1000条甚至更多连线的SoC电路板。人工检查每一根连线是冗长乏味的一项任务。事实上,检查每根连线几乎是不可能的,因而会导致最终电路板出问题,比如错误的连线、悬浮节点等。
原理图捕获阶段一般会面临以下几类问题:
● 下划线错误:比如APLLVDD和APLL_VDD
● 大小写问题:比如VDDE和vdde
● 拼写错误
[电源管理]
EMI及PCB设计与开关频率详解
本文导读 电源模块发展至今,工程师们都着眼于如何将模块做得更为小型化,轻量化,其实大家都明白可以通过提升开关频率来提高产品的功率密度。但为什么迄今为止模块的体积没有变化太大?是什么限制了开关频率的提升呢? 开关电源产品在市场的应用主导下,日趋要求小型、轻量、高效率、低辐射、低成本等特点满足各种电子终端设备,为了满足现在电子终端设备的便携式,必须使开关电源体积小、重量轻的特点,因此,提高开关电源的工作频率,成为设计者越来越关注的问题,然而制约开关电源频率提升的因素是什么呢?其实主要包括三方面,开关管、变压器和EMI及PCB设计。 一、开关管与开关频率 开关管作为开关电源模块的核心器件,其开关速度与开关损耗直接影响了开
[电源管理]