基于FPGA的短波通信接收机

最新更新时间:2014-11-23来源: 互联网关键字:FPGA  短波通信  接收机 手机看文章 扫描二维码
随时随地手机看文章

  短波通信又称高频通信,是利用HF波段(3-30MHz)电磁波进行的无线电通信。短波通信主要靠天波传播,可经电离层一次或数次反射,最远可传至上万里,如按气候、电离层的电子密度和高度的日变化以及通信距离等因素选择合适频率,就可用较小功率进行远距离通信。短波通信设备较简单,机动性大,因此也适应于应急通信和抗灾通信。现代短波通信接收机正向着数字化、大通信带宽方向发展。文献[1-3]研究了短波通信的数字化实现方式,但其未对短波通信的大带宽应用进行探讨;文献[4-6]研究了通信信道化算法,其对一定带宽内的多信道高效算法进行了详细的讨论,并给出了具体实现的有效算法。本文将信道化算法应用于短波通信,研究采用信道化算法基于FPGA 的短波通信接收机及其具体实现方案,为未来短波通信发展的研究,进行初步的理论探索。

  1 短波数字通信接收机

  常规短波数字通信接收机由模拟前端、模数转换器(ADC)、数字下变频(DDS)以及数字信号处理(DSP)等四部分组成,其结构如图1 所示。短波数字通信接收机的模拟前端对输入的3-30MHz 模拟信号进行滤波、放大等处理,然后将处理后的回波信号利用ADC 进行采样,再将采样后得到的数字信号送入DDS 进行数字下变频,以得到可以利用DSP 进行处理的低速信号,最后将经过数字下变频的数字信号送入DSP 等数字信号处理芯片进行数字信号处理,解调出通信语音等有用信息。

  

 

  图1 短波数字通信接收机结构示意图

  常规短波数字通信接收机的数字信号处理部分通常由DSP芯片来实现,由于DSP的处理能力有限,因此一般需要先进行数字下变频,以降低数据率,从而满足DSP的处理能力。然而这种结构存在硬件设计复杂,且通信带宽较低等缺点。

  2 基于FPGA 的短波通信接收机

  2.1 短波通信接收机信道化数学模型

  信道化接收是指对整个带宽信号进行信道划分,以实现对任意信道信号的接收,短波通信信道化接收机将整个3-30MHz带宽划分为N个均匀的信道,如图2所示。然后可以同时对任意一个信道中的信号进行接收,从而实现较大的通信带宽。

  

 

  图2 信道分配图

  由图2可知,为了可以对任意一个信道中的信号进行接收,首先需要将任意一个信道中的信号或者同时将几个信道中的信号解调到视频,因此基于图1中固定的一个DDS的硬件结构在信道化接收机中不再适用,同时解调多个信道的信号对后续的信号处理又提出了新的难题,因此急需提出一种新的短波通信接收机,以解决目前短波通信中存在的问题。

  2.2 基于FPGA 的短波通信接收机

  根据上节的分析,本节提出基于FPGA的信道化接收机模型,其结构如图3所示。由于FPGA具有高度的灵活性以及高速的信号处理能力,其完全可以实现多路DDS以及后续的信号处理,且可以根据实际应用需求,可以通过提高芯片的规模来实现更复杂、更大带宽的短波通信。

  

 

  图3 基于FPGA 的短波通信接收机系统方案

  其中FPGA实现多路DDS下变频以及后续的信号处理解调算法,利用FPGA 的灵活性和实时性实现短波通信的信道化算法,从而在理论上实现了真正的软件无线电短波通信接收机。

  3 结论

  短波数字通信接收机随着现代电子技术的进步而得到了极大的发展。本文提出的基于FPGA的短波通信接收机,利用信道化技术以及FPGA 的高实时性,实现了对带宽内任意信道信号的解调。本文提出的基于FPGA的短波通信接收机从结构到算法上第一次完整实现了基于软件无线电的短波通信接收机。

关键字:FPGA  短波通信  接收机 编辑:探路者 引用地址:基于FPGA的短波通信接收机

上一篇:利用FPGA实现的FFT变换设计
下一篇:嵌入式ARM多核处理器并行化方法

推荐阅读最新更新时间:2023-10-12 22:49

基于FPGA的数字存储示波器的显示技术
  1 引言   由于液晶显示器(LCD)功耗低,体积小,超薄,重量轻,而且车身没有画面几何图形的失真及收敛性误差,也就投有了传统显示器中心和边角出现色差和失真的问题,因而得到广泛的运用。现场可编程门阵列(FP—GA)芯片具有高密度、小型化、低功耗和设计灵括方便等优点,可以缩短研发周期,提高工作效率,因而在数字电路设计中得到了广泛的应用。作为人机交互的LCD在数字存储示波器中有着重要的位置。在以往的设计中多采用液晶显示专用芯片去驱动LCD.宴践中发现它不但占用CPU资源,而且它与LCD数据接口之间存在干扰。为了解决这些问题.本文提出了.一种新的显示技术。   2 总体设计方案   由于数字存储示渡器对显示的实时性和刷新
[电源管理]
基于<font color='red'>FPGA</font>的数字存储示波器的显示技术
基于DVI和FPGA的视频叠加器设计
摘 要: 利用FPGA作为主控单元,以数字视频接口DVI为视频接口、TI公司的TFP401和TFP410为视频信号的编解码芯片、ISSI公司的SRAM IS61LV10248-8TI为存储单元完成视频叠加器的设计。通过该系统,从路图像的非黑像素能够覆盖主路图像相同坐标的像素。 关键词: 数字视频叠加;FPGA;最小化传输差分信号  飞机研发过程中,需要对包含目标信息和地图信息的机载视频信号进行调试。但是机载显示终端普遍存在价格昂贵、使用寿命短等缺点,如果使用它不断地调试机载视频信号,则机载显示终端的消耗会增大,研发成本将大幅提高。 本文介绍了一种DVI视频信号叠加器的设计方案,可以对两组相同分辨率和刷新频率的DV
[嵌入式]
基于DVI和<font color='red'>FPGA</font>的视频叠加器设计
高灵敏度接收机跟踪环路设计
摘要: 基于GPS/BD兼容高灵敏度导航产品开发和产业化项目,对经典载波跟踪环进行修改,设计实现了高灵敏度跟踪环路。将传统的单点积分数据,转化成一列数据,对该数据进行FFT变换后,可提高载波频率的估计精度,从而提高系统的跟踪灵敏度。并对高灵敏度跟踪环路进行仿真分析,证明高灵敏跟踪环路对弱信号的跟踪能力。   0 引言   全球卫星导航系统GNSS(Global Navigation Satel-lite System)在政治、经济以及军事等多个领域都具有重要意义。从飞机、汽车到个人手持通信终端,都能看到GNSS定位技术,GNSS系统在民用领域应用十分广泛,对国民经济建设也起到了重要作用。目前全球已经使用和公开研制的GN
[模拟电子]
高灵敏度<font color='red'>接收机</font>跟踪环路设计
FPGA双雄公布季度财报数据显示一片光明
FPGA供应商Altera和赛灵思近日陆续公布了健康的财务数据。 Altera公司四季度销售额为4.544亿美元,环比增长2%同比增长3%。 赛灵思则为5.87亿美元,环比下降了2%,但是同比激增15%。 “受益于Kintex 7系列产品的热销,我们的28nm产品总季度营收达到了1亿美元,Zynq 7000系列产品的销售额更是环比上升了一倍。”赛灵思公司CEO Moshe Gavrielov表示。 Gavrielov声称,28nm器件的销售,给赛灵思带来“连续两年市占率的提高”。 赛灵思季度净利润达到了1.76亿美元。 Altera的净利润则为9890万美元,环比同比均有所下降。 “我们的
[嵌入式]
智慧的车越来越离不开FPGA
关于 FPGA 是否会被替代的讨论时常会出现,近期甚至有FPGA企业在推出新产品时会特别强调“无需FPGA知识背景即可上手”,令人怀疑FPGA的未来市场前景。然而,这类诞生于上世纪80年代、在 半导体 极度追求高算力的背景下存在感稍弱的品类,正在汽车向智能化、定制化、新能源化转型的路上崭露头角,呈现出不可替代的作用。 智能座舱定制化需要更高灵活度 “智能座舱是本年度国内车企讨论最多的话题之一。” AMD 大中华区汽车业务系统架构师毛广辉在接受《中国电子报》采访时表示。智能座舱作为直接与用户对话的第一窗口,其设计和体验感直接影响到用户购买意愿。而在实现更优座舱体验的过程中,车厂也发现既有 汽车电子 产品不能完全满足客户需求。
[汽车电子]
用电子开关制作的中发接收机极化切换电路
下图是两种简单易制的山寨中九接收机极化切换电路,适用于主板上无极化切换电路且无预留焊盘的中九接收机加装。这两种极化切换电路实际上就是一个由电子开关组成的切换电路,当接收左旋、右旋不同的极化信号时,解调芯片极化控制端输出与之适应的高低电平,控制开关管Q1、Q2导通或截止,向高频头提供两种不同的极化电压,实现高频头在不同极化方式间的切换,此类极化切换电路也常见于DVB接收机中。   上图适用于原机只有19V-组极化电源的中九接收机,下图适用于原机有15v、19V两组极化电源的中九接收机,图中极化控制端因中九接收机采用不同解调芯片而不同,国芯CX1121为(67)脚、国芯GX6121为(91)脚、海尔H12023E为(72)脚、华
[电源管理]
用电子开关制作的中发<font color='red'>接收机</font>极化切换电路
基于FPGA的幅值可调信号发生器设计
摘要:针对信号发生器时输出频率精度高和幅值可调的要求,采用直接数字频率合成(DDS)技术,提出一种基于FPGA的幅值、频率均可调的、高分辨率、高稳定度的信号发生器设计方案。采用AT89S52单片机为控制器,控制FPGA产生波形的数字信号,结合双数模(D/A)转换器及低通滤波器,最终实现输出信号幅值0~5 V可调,分辨率为10 bits;频率范围1 Hz~10 MHz可调,最小分辨率为1 Hz;频率稳定度优于10-4。信号参数可通过键盘进行设置,并在LCD上输出。由于FPGA的可编程性,易于对系统进行升级和优化。 关键词:FPGA;信号发生器;DDS;单片机;VHDL 直接数字频率合成(DDS)技术具有相对频带宽、频率转换时间
[嵌入式]
基于<font color='red'>FPGA</font>的幅值可调信号发生器设计
美高森美宣布提供中等规模PolarFire FPGA
并宣布提供用于评估低功耗、高性能特性平台的PolarFire套件 美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)宣布其PolarFire™可编程逻辑器件(FPGA)工程样品接受订购。PolarFire FPGA系列提供最低功耗、成本优化的中等规模器件,涵盖100K至500K逻辑元件(LE)。已经提供给指定关键客户的PolarFire™评估套件,现在也可从公司及其分销频道进行订购。此外,美高森美的Libero™ SoC PolarFire设计套件已经随1.1版Service Pack 1更新,不仅使广泛的客户群能够开展设计项目,并提供关键的快速演示设计,用于快速评估和原型制作。 美高森美
[嵌入式]
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved