TI FPGA应用电源简介

最新更新时间:2015-09-24来源: EEWORLD关键字:TI  FPGA 手机看文章 扫描二维码
随时随地手机看文章

  为现场可编程门阵列 (FPGA) 设计电源系统可不是件容易的工作。FPGA是高度可配置的半导体器件,这种器件在大量应用和终端市场中使用。常见示例包括通信、汽车、工业、医疗、视频和国防等应用。由于它们的高度可配置性,可以在它们周围放置不同的组件,形成最终系统设计。虽然可能会有数不尽的应用和系统,但是所有设计的一个共同特性就是它们全都需要电源。

  通常需要几个电压轨为FPGA供电。根据应用的不同,主输入电源可以采用背板电源、隔离电源、非隔离电源,甚至是电池供电的方式。这些主输入通常生成一个中间DC电压来为FPGA的主电压轨供电。这些中间电压通常为5V或12V的DC电压。表1和表2中列出了FPGA的某些典型电压轨、电压和容限值。

Virtex 7 FPGA的电源要求。

  表1:Virtex 7 FPGA的电源要求。
Zynq 7000系列片上系统 (SoC) 的电源要求。

  图2:Zynq 7000系列片上系统 (SoC) 的电源要求。

  为每个电压轨确定合适的电流电平是一件比较棘手的工作,原因在于电流的范围可以从几百毫安到60A,甚至更高。如果事先进行规划的话,情况就会完全不同,事先规划可以避免对电源轨的过度设计,从而避免花费太多,或者避免设计不充份,从而导致必须推倒重来等错误。FPGA销售商提供准确的工具,这款工具根据客户对FPGA的使用方式来估算出最差情况下的功耗。

  图1中显示的Xilinx功率估算器 (XPE),涵盖了数个Xilinx FPGA系列。借助于这款工具,客户可以选择正在使用的部件,并且输入时钟和配置信息,来确定电源需求,并且根据估算值来选择合适的器件。

功率估算器工具。

  图1:功率估算器工具。

  设计注意事项

  在选择一款符合FPGA应用需要的电源时,必须将很多因素考虑在内。成本、尺寸,以及效率,始终是电源设计过程中需要注意的因素。不过,在FPGA应用中,某些电源轨将会有不同的要求。内核电源轨通常需要在线路、负载和温度范围内保持更加严格的精度。某些电源轨,比如说收发器,对于噪声更加敏感,并且需要将它们的输出保持在特定的噪声阀值以下。还需注意的是,某些具有共模电压的电源轨可组合在一起,并且可以用一个铁氧体磁珠进行隔离,以实现滤波或作为一个负载开关。

  当进行符合容限要求方面的设计时,需要将全部的固定和动态运行条件考虑在内。首先,选择一款基准精度少于1%的稳压器,这为客户预留了最大的设计裕量空间来处理负载瞬变等动态运行条件。

  在设计高速收发器电源轨时还需谨慎,因为这些灵敏电源轨上的噪声会使性能下降,并且增加抖动。低压降稳压器 (LDO) 是这些电源轨的理想选择。不过,当需要更高电流时,只要输出纹波的典型值在10kHz至80MHz频率范围内保持在10mVpk-pk以下,就可以使用开关电源。专用FPGA数据表将包含与收发器需求相关的详细技术规格。

  电源排序是FPGA电源设计时的另外一个重要方面。由于有数个电源轨为FPGA供电,下面推荐的电源序列在启动时汲取最小电流,这反过来防止了对器件的损坏。图2中显示的是针对Virtex 7系列FPGA上的逻辑电路和收发器电源轨的建议加电电源序列。针对Zynq 7000系列SoC的处理器排序显示在图2中。

针对Virtex 7 FPGA的推荐加电序列

  图2:针对Virtex 7 FPGA的推荐加电序列。*VCCINT and VMGTAVCC可同时加电,只要它们在VMGTAVTT之前启动,它们的加电顺序可以互换。
建议用于Zynq 7000系列SoC的加电序列。

  图3:建议用于Zynq 7000系列SoC的加电序列。

  对于Xilinx 7/Zynq 7000系列器件来说,这些电源轨必须具有一个单调上升,并且必须在0.2ms至50ms的周期范围内加电,而对于Xilinx Ultrascale FPGA系列器件来说,这个周期范围在0.2ms到40ms之间。建议断电序列与加电序列的顺序相反。

  电源解决方案

  一旦已经估算出合适的电流电平,并且全部设计注意事项已知的话,电源设计人员可以开始器件选型。有几个选项可供选择,诸如低压降稳压器 (LDO)、开关模式电源 (SMPS) 和集成模块,它们都具有不同的优缺点。例如,由于其简单性和低输出噪声,LDO是某些较低电流FPGA电源轨的理想选择。而LDO的缺点在于,它们的效率不高,并且会在较高电流时,通过导通晶体管大量散热。它们通常适用于那些功率较低的应用,以及那些要求低噪声的应用。

  当需要的电流值大于2安培,并且效率更为重要的话,设计人员可以选择开关模式电源 (SMPS)。这些器件在单相位配置中的效率可以达到90%以上,并且提供高达30A的电流。与LDO相比,它们的设计工作量更大,并且在较轻负载时的效率不太高,不过它们更加灵活,并且在较高电流电平时的效率较高。

  电源模块,比如说LMZ31506($7.0537)易电源 (simple switcher),可以将一个DC/DC转换器、功率金属氧化物场效应晶体管 (MOSFET)、一个屏蔽电感器,和无源组件集成在一个薄型四方扁平无引线 (QFN) 封装内。由于全部组件已经集成在一个封装内,并且仅需最少的外部组件,这样可以减少设计时间。

  Webench FPGA架构设计工具

  Webench FPGA架构设计工具(图4)是一款十分有用的工具,能够帮助电源设计人员在几分钟内构建数个FPGA电源轨。这个工具包含某些最近上市的FPGA的详细电源需求。在这款工具中,你只需选择正在使用的FPGA,并且将电流调整到需要的水平上,而这款工具将形成一份综合性的设计报告。

  图4:Webench FPGA架构设计工具。

  Sami Sirhan是德州仪器 (TI) 模拟产品市场营销组的系统工程师,负责开发系统参考设计。Sami毕业于加州旧金山州立大学,获电子工程学士学位。

  Tamara Schmitz是Xilinx公司技术市场营销部门的电源与存储器总监。

关键字:TI  FPGA 编辑:冀凯 引用地址:TI FPGA应用电源简介

上一篇:集成库仑计数器的 50mA 同步降压-升压型
下一篇:基于安森美NCP1399设计大屏电视等大功率应用的高能效电源

推荐阅读最新更新时间:2023-10-12 22:55

TI大咖秀:尽显创意和极客精神的DIY盛会
日前,德州仪器(TI)在达拉斯举行了其第三届年度DIY盛会,包括个人在内的20支队伍在本次活动中展示了他们富有创意的DIY创新作品。同时,TI印度公司也在班加罗尔举办了首届DIY活动。 TI 电池管理解决方案小组的高级产品与测试工程师Brent Herling 表示: 我一直希望有机会能够接触到其他同样爱好DIY的人,但是这样的人已经很难遇到了。 Brent Herling在活动中展示的是一座利用废弃汽车部件和其他物品制作的金属雕塑,这座雕塑甚至用到了上世纪70年代的TI手表。 通过DIY活动让一群同样对DIY有着浓厚兴趣的人齐聚一堂是极好的方式。 Brent Herling说道。 此次在达拉
[手机便携]
一种嵌入式的实时视频采集系统
1 引言 随着中国机器人产业的迅猛发展,据预测到2010年,市场容量将超过93.1亿人民币。智能移动机器人是在室外环境中,将视频图像采集回来之后,按照预先给定的目标任务,结合已知的地理信息做出路径规划,在行驶的过程中能够不断感知和判断周围的环境信息,自主地做出各种决策,随时调整自身的行驶状态并执行相应的动作和操作 。在这个过程中,视频采集质量的好坏将直接影响整个系统的运行,是进行后续数字图像处理的前提条件。因此,必须有高性能的硬件设备和高质量的算法作为基础,实时视频采集才成为可能。本文设计并实现了基于FPGA的嵌入式实时视频采集系统。该系统体积小,功耗低,速度快,适应性好,能够满足智能移动机器人视频信号处理系统的需求。
[单片机]
一种嵌入式的实时视频采集系统
基于模糊控制的迟早门同步器及其FPGA实现
  在数字通信系统中,必须以符号速率对解调器的输出进行周期性地采样.为此,接收器需要一个采样时钟信号,这个时钟信号的频率和符号速率相等,相位则必须保证采样时刻是最佳的.在接收器中获得这个采样时钟的过程被称为符号同步或符号定时恢复.迟早门(Early-late Gate)是实现符号同步的重要方法之一,广泛运用于各种数字通信系统中.本文提出的基于模糊控制的迟早门与传统的迟早门相比,具有同步速度快、过冲小、相位抖动小等优点.在其FPGA实现中,采用了离线计算实时查表控制的方法,并针对实际应用的情况,将控制表转化为逻辑方程,进一步简化了电路.   1 迟早门简介   一阶闭环平衡双积分型迟早门结构如图1所示.
[嵌入式]
基于模糊控制的迟早门同步器及其<font color='red'>FPGA</font>实现
Lattice:以FPGA加速物联网关键技术创新
新一代的科技产品,要求及时在线、即时感知、即时互连,而从过去的云端深度学习,到现在的本地端深度学习,以及未来的分散式处理,这些系统架构的需求,正不断将FPGA技术推向行动化发展一途。而因此而产生的高难度电路版布局,以及更灵活的I/O设计,都衍生出市场对于FPGA的新需求。 为了应对这样的趋势,莱迪思半导体(Lattice Semiconductor)推出全新的iCE40 UltraPlus FPGA,这是业界最高效能的可编程行动异构计算(mobile heterogeneous computing, MHC)解决方案。iCE40 UltraPlus元件为iCE40 Ultra系列最新成员,相较前一代产品,能提供8倍以上的记忆体
[嵌入式]
基于FPGA的高速卷积的硬件设计实现
  在数字信号处理领域,离散时间系统的输出响应,可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛,是工程应用的基础。如果直接在时域进行卷积,卷积过程中所必须的大量乘法和加法运算,一定程度地限制了数据处理的实时性,不能满足时效性强的工程应用。本文从实际工程应用出发,使用快速傅里叶变换(FFT)技术,探讨卷积的高速硬件实现方法。    1 卷积算法的原理   设线性时不变系统的冲激响应为h(n),则冲激响应和输入δ(n)之间有关系   假设该系统的输入为x(n),输出为y(n),则根据线性时不变系统的定义,有   根据式(3),线性时不变系统的输出信号可
[嵌入式]
基于<font color='red'>FPGA</font>的高速卷积的硬件设计实现
德州仪器推出新型SafeTI设计软件包
面向安全关键型应用的Hercules ARM Cortex-R4 安全微控制器及配套电源 最新 32 位 Hercules RM4x 安全微控制器、 TPS65381-Q1 电源、 软件与文档 可帮助设计人员更轻松地达到IEC 61508 SIL-3 安全标准 日前,德州仪器(TI) 推出面向医疗、工业和能源电机控制等安全关键型应用的新型SafeTI™ 设计软件包。这些设计软件包包含了15 款新型Hercules RM4x ARM Cortex-R4 安全微控制器 和TI 的配套TPS65381-Q1多轨电源(PMIC)。Hercules RM4x 微控制器和PMIC“安全芯片组”可最大限度
[汽车电子]
英特尔 FPGA 助力 Microsoft Azure 人工智能
  新特性:在近日举行的 Microsoft Build 大会上,Microsoft推出了 基于 Project Brainwave 的 Azure 机器学习硬件加速模型,并与 Microsoft Azure Machine Learning SDK 相集成以供预览。客户可以使用 Azure 大规模部署的 英特尔 ®  FPGA (现场可编程逻辑门阵列)技术,为其模型提供行业领先的人工智能 (AI) 推理性能。下面就随网络通信小编一起来了解一下相关内容吧。   “作为一家整体技术提供商,我们通过与 Microsoft 密切合作为人工智能提供支持。人工智能适用于从训练到推断,从语音识别到图像分析等各种使用场景, 英特尔 拥有广泛的
[网络通信]
以太网到多路E1适配电路设计及FPGA实现
摘要:介绍了一种基于现场可编程门阵列(FPGA)的以太网数据-多路E1反向复用器同步电路设计,分析了FPGA具体实现过程中的一些常见问题。该设计采用VHDL硬件描述语言编程,可以实现以太网数据在多路E1信道中的透明传输,适配电路芯片内置HDB3编解码器和数字时钟提取电路。 关键词:FPGA 反向复用 以太网数据 EI信道 适配电路 伴随着Internet的迅速发展,IP已经成为综合业务通信的首选协议,其承载的信息量也在成倍增长,如何利用现有的电信资源组建宽带IP网络是近年来研究的热点。目前,比较成熟的技术主要有IP over SDH(POS)和IP over ATM(POA)。POS将IP包直接装入SDH的虚容器中,通道开销少
[网络通信]
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved