LMS自适应滤波器在激波报靶系统中的应用

发布者:幸福之路最新更新时间:2010-08-11 来源: 微计算机信息关键字:激波  自适应滤波  FPGA  自动报靶  去噪 手机看文章 扫描二维码
随时随地手机看文章

0 前言  

    由空气动力学原理,当超音速运动的物体,由于运动速度大于局部声速时会产生激波,弹道声波是超声速弹丸飞行时冲击空气分子所形成的激波( Shock waves)。采用激波原理进行报靶是一项具有挑战性的技术,它利用激波信号进行超音速飞行体探测,是一种新的目标探测方法。本文研究对象为移动靶车,该遥控自动装置自带电源和动力装置,能在 25Km/h内无级调速,但是,由于其工作环境比较恶劣,自身振动、风吹、发电机和电动机的巨大干扰,严重影响了自动报靶系统的报靶精度。为了适应现代化*训练的需要,本文采用 FPGA和自适应滤波技术,利用硬件电路来实现 LMS自适应滤波器,完成对强背景噪声环境下激波信号的滤波,在满足实时数据处理前提下,以提高报靶系统的报靶精度。  

1 问题的提出及方案选取  

    本设计起初设计电路采用的模拟高通滤器,后来又设计成带通滤波器,然而通过实践发现,其滤波效果都比较差,难以满足系统精度的要求;采用通用 DSP数字信号处理器件用软件设计数字滤波器,其数据吞吐率、处理速度和实时性远不如基于 FPGA硬件实现的数字滤波器,因为,基于 FPGA的数字滤器代表了未来数字信号处理的发展方向,用户可以很方便的结合实际需要设计出自己的可编程数字信号处理芯片,现在已经较为广泛地应用在高端数字信号处理领域。  

    自适应滤波器的常用实现形式有 FIR和IIR两种,而 FIR滤波器是实际应用较为广泛的一种,FIR滤波器只有可调的零点,因此它没有 IIR因兼有可调的零点和极点而带来的不稳定问题,此外,LMS计算量小,易于硬件实现,故本文采用的滤波器是基于FIR基础之上构建的 LMS自适应滤波器。  

2 系统设计结构  

    本文所涉及的激波信号处理部分的整体结构框图如图 1所示,由信号采集传感器、模数转换器件、FPGA器件、数模转换器件构成。高速瞬态的激波信号被超声波传感器捕获以后,经过适当调理送到 AD转换器件,本设计采用 MAX197AD转换器件,由 FPGA设计的状态机对其控制,进行 AD转换,然后再进入基于 FPGA设计的自适应滤波器中滤波,最后再进行 DA转换传输到后续处理电路,由于本设计的主要任务是设计基于 LMS算法的自适应滤波器,其它部分将不作详述。  

3 LMS自适应滤波器设计  

    LMS算法是以期望响应和滤波器输出信号之间的均方值为准则,依据输入信号在迭代过程中估计梯度矢量,并更新权值系数以达到最有效的一种自适应迭代算法,它在优化方法中采用了基于随机梯度的最速下降法。根据 LMS算法的实现过程,在 FPGA实现时,可以分为主要的几个模块:FIR滤波器模块、误差计算模块、权值存储模块、权值更新模块以及控制模块。其模块框图如图 2所示。设计中采用 VHDL语言设计,根据 MAX197的转换要求,其输出为 12位宽度的数字信号,因此,此处采用 12位并行数据输入,12并行数据输出,权值系数的数据宽度为 16位,reset为系统复位,高电平有效,clk为系统时钟,firen为 FIR滤波器使能,suben为误差计算模块使能,cuncuen为权值存储模块使能,coffen为权值更新模块使能,都为高电平有效。  

4 自适应滤波器的 FPGA实现  

4.1 N阶 FIR滤波器模块的设计

    FIR 滤波器是数字滤波器的一种,它的输出可以用差分方程表示如下:  

  
其中:N 是FIR 滤波器的抽头数,x(i)表示第i 时刻的输入样本,h(i)是FIR 滤波器的第i 级抽头系数。FIR 滤波器的单位脉冲响应h(n)是一个有限长序列,其系统函数可表示为:  

  
    在设计中,为了节省 FPGA的内部资源,提高利用效率,此处采用串行乘加的方法实现。 FIR滤波器模块实现 16阶的 FIR滤波,输入量主要包括 AD转换后的激波信号数据的输入和权值系数的输入,xin是 AD转换后的输出信号,为 12位字宽,其中 1位符号位,10位精度位,将此信号存储在深度为 N的 RAM中作为 16阶 FIR滤波器的输入;FIR的权系数 win存储在另外一个 RAM中,字宽 16位,其中最高位为符号位。通过控制模块输出地址信号控制读各个存储模块的读写动作,此处的乘法器为 28位有符号数的乘法器,加法器完成累加任务,当 16阶乘法以及累加运算做完后,由控制模块输出 youten信号,对锁存的数据进行有效截取,然后输出。其实现的框图如图 3所示。在该设计中,采用 VHDL语言编程完成,生成对应的顶层原理符号,然后按设计方案把它们连接成顶层原理图。  

4.2控制模块

    本模块主要是控制从激波数据输入模块和权系数输入模块读取数据输入信号和权系数到乘法器的输入端,同时还控制累加器完成累加任务,然后产生一个使能信号,对输出数据进行截取操作,然后输出到下一级模块中。本模块为整个系统的核心部分,它主要完成:初始化各个模块;根据系统时钟产生各个模块的控制信号,控制每个单元完成特定的工作;采用整体流水线和局部流水线的方式,协调各个模块工作,从而提高整个滤波系统的整体性能。  

4.3计算模块  

    本模块包括:误差计算模块和权值计算模块。误差模块实际就是一个减法器,主要计算 FIR滤波器输出和期望值之间的误差,然后,在控制模块的作用下,当误差满足设计要求时,便使能其输出,得到最终的输出结果。在权值计算模块中,综合考虑收敛性和设计实现,设定 u=1/4092,即 u=10H,这样只需对误差计算模块的误差输出进行移位运算即可实现,省掉了乘法器的使用,节省了 FPGA资源,提高了计算速度,另外,在计算 2ue(k)x(k)时,可以在 e(k)与 x(k)相乘后直接右移 12位,即可得出权值变量。  

5 自适应滤波器的仿真与校验  

    在 Quartus II6.0综合环境下,首先对输入设计文件( .vhd、.bdf)进行编译(包括建库、逻辑综合、器件适配、仿真数据截取等),系统自动编译完成后自动生成 .pof文件,然后通过 JTAG下载电缆把 .pof文件下载到 FPGA器件中即可。本设计选用 CycloneII系列的 EP2C8Q208C8芯片,系统时钟为 20MHz,输入信号、参考输入和滤波器输出都是 12位,考虑到 FPGA还要实现其它功能,因此在进行系统的芯片选型时,留有较大的冗余量。实验时,调试电路板从计算机中读取输入数据到 FPGA中,然后经过 FPGA处理后,将处理的数据送回计算机中。  

    仿真时,设期望信号为 900,输入信号为 500,实际输出为 895,误差为 5,在 63.2us处收敛到稳定状态。其时序仿真波形如图 4所示。  

    用LabVIEW编写的上层软件采集激波数据,以txt文件格式保存。应用MATLAB的load命令,绘制出图 5上半部分的激波信号,据图明显看出,弹丸穿过靶平面时的激波混杂有大量高低频干扰。为了验证上述自适应滤波器的滤波能力,在进行实验时,将此数据送入到FPGA中进行处理,再送回到计算机中,运用绘图软件绘制其滤波结果,其滤波结果见图5。  

    从上图可以看出,在强噪声干扰下,很难分辨出真实有效的有用信号,采用 LMS自适应滤波器进行滤波后,能够真实有效地滤除干扰噪声。  

6 结束语  

    本文利用 FPGA器件实现了基于 LMS自适应 FIR滤波器,由上述实验结果可以看出,基于 FPGA实现的自适应滤波器,能够实时有效地滤除掺杂在激波信号中的噪声,能够准确捕捉到真实的激波信号,为后续部分处理奠定了坚实的基础,从而为提高自动报靶系统的报靶精度奠定了坚实基础。  

    本文作者创新点:将先进的 FPGA技术和自适应滤波技术应用于自动报靶中,实现了基于 FPGA的自适应滤波器,对整个激波信号处理系统进行了重大改进,提高了移动报靶系统的报靶精度。

关键字:激波  自适应滤波  FPGA  自动报靶  去噪 引用地址:LMS自适应滤波器在激波报靶系统中的应用

上一篇:基于模糊PID算法的电阻炉温度控制系统设计
下一篇:电量隔离传感器在数字化技术中的应用

推荐阅读最新更新时间:2024-03-30 21:31

基于FPGA的电容在线测试系统设计
PCB在焊接完成后,需要对其元器件进行测试,传统的方法是将其焊离PCB板后测试,但该方法不仅麻烦、效率低,并且容易损伤电路板而极不实用;另一方法就是人工结合机器进行测试,但这需要测试人员有一定的经验,也给测试带来了一定的不确定性,使得测试结果的精准度无法达到现代电路板的可靠性要求。所以,本文研究了一种可行的、简单实用及高精度的电容在线测试电路。另外,随着EDA技术的快速发展,FPGA以其高集成度、高可靠性及灵活性等特点正在快速成为数字系统开发平台,在多种领域都有非常广阔的应用前景。本设计结合上述两特点,设计了一种基于向FPGA内植入Nios II嵌入式软核作为控制器的电容在线测试电路。 1.测试原理 在线测试的基本思想是应用电气隔
[电源管理]
基于<font color='red'>FPGA</font>的电容在线测试系统设计
基于FPGA的智能全数字锁相环的设计
    1 引言 数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中,可以把全数字锁相环路作为一个功能模块嵌入FPGA中,构成片内锁相环。 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差,从而产生误差控制信号来调整振荡器的频率,以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化,采用数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路,其组成框图见图1示。 当锁相环中的鉴相
[嵌入式]
基于AD9854的雷达信号源设计与实现
0 引言     雷达信号源的设计在雷达测试中有着非常重要的作用。本文设计的雷达信号源要求实现三个功能:     (1)要求该系统能产生多种波形信号,包括:线性调频信号,非线性调频信号等。要求信号的指标都能够达到要求。     (2)要求能模拟雷达回波,能够对信号进行延时,使信号能够在距离波门内,来满足信号处理机的要求;并且能够在信号中加入多普勒频移,使信号处理机可以测试测速模块的性能。要求该信号源能有效地验证脉冲压缩与信号处理单元的工作性能,评估系统的分辨力。     (3)与外部通信。该信号源与整个雷达系统是相参的,使用同一个时钟,保证该模块与整个系统是同步工作的。该模块受外部控制,主要是从RS 422接口接收
[嵌入式]
大尺寸激光数控加工系统
  激光切割和雕刻以其精度高、视觉效果好等特性,被广泛运用于广告业和航模制造业。在大尺寸激光加工系统的开发过程中,加工速度与加工精度是首先要解决的问题。解决速度问题的一般方法是在电机每次运动前、后设置加、减速区,但这会使加工数据总量成倍增加。除此之外,庞大的数据计算量也需要一个专门的高性能处理器来实现。   FPGA(现场可编程门阵列)在并行信号处理方面具有极大的优势。本系统采用FPGA作为加工数据的执行器件。这种解决方案突出的特点是让运动控制的处理部分以独立的、硬件性方式展开,增加系统的性能和可靠性,从而有效地解决了用单纯的MCU或DSP系统处理的带宽限制,以及用户系统软件和运控制软件混杂性的问题。   当今国内外市场上已经
[嵌入式]
基于FPGA的DES、3DES硬件加密技术
作者:山东得安信息技术有限公司苏振宇 传统的加密工作是通过在主机上运行加密软件实现的。这种方法除占用主机资源外,运算速度较慢,安全性也较差。而硬件加密是通过专用加密芯片、FPGA芯片或独立的处理芯片等实现密码运算。相对于软件加密,硬件加密具有加密速度快、占用计算机资源少、安全性高等优点。 设计思路 本设计首先用硬件描述语言(VHDL)进行DES(数据加密标准)、3DES(三重DES)算法编码和系统设计,然后采用FPGA来具体实现。采用FPGA设计灵活,可对芯片内部单元进行配置,可以缩短设计周期和开发时间,同时经过优化可以达到较高的性能。另外有多种EDA开发软件支持FPGA的设计,在本设计中采用了EDA综合工具Synpli
[嵌入式]
基于<font color='red'>FPGA</font>的DES、3DES硬件加密技术
基于单片机实现FPGA的加载配置
 随着电子技术的发展,数字系统的设计正朝着速度快、容量大、体积小、重量 轻 的方向发展。高密度现场可编程逻辑器件的出现将大量逻辑功能集成于一个单片 IC 之中。 对基于 E2PROM ( 或 Flash Memory) 工艺的器件,配置数据在掉电后不会丢失,可以直接 采用 Byte Blaster 并口下载电缆对其进行配置[ 1 ],但基于该架构的器件的集成度 较低; 然而对基于 SRAM 工艺的器件,配置数据在器件掉电后会丢失,但器件的集成度较高。由于在 当 前项目开发中所需使用的可编程逻辑器件的集成度要求越来越高,基于 SRAM 工艺的器件被 广泛使用。如何将配置数据成功地写入目标器件
[单片机]
基于单片机实现<font color='red'>FPGA</font>的加载配置
Altera发售可量产、基于收发器的低成本FPGA——Arria GX FPGA
2007年7月2号,北京 ——Altera公司(NASDAQ:ALTR)今天开始向客户发售其首款可量产的Arria GX FPGA——具有50K逻辑单元(LE)的EP1AGX50,以及具有60K LE的EP1AGX60。Arria GX系列基于收发器的低成本FPGA经过优化,可支持速率高达2.5 Gbps的PCI Express (x1和x4)、千兆以太网和Serial RapidIO标准。 Arria GX系列含有5个型号,LE分布在21,580至90,220之间,嵌入式存储器容量达到4.5 Mbits,乘法器数量高达176个。利用TSMC成熟的1.2V、90-nm工艺技术,Arria GX系列FPGA采用了可靠的倒装焊封装(f
[新品]
一种基于FPGA/DSP的灵巧干扰平台设计与实现
   引 言   目前,通信干扰的手段以信号大功率压制为主,本质上属于物理层能量干扰,存在效费比低,且容易暴露自身目标等缺点,而且随着新的功率控制和信号处理技术的应用,通信大功率压制干扰手段的应用遇到了瓶颈。大功率压制干扰手段的局限性对研究一种新的小功率灵巧干扰技术提出了迫切的需求。美国通信干扰专家Richard A.Poisel于2002年首先提出了灵巧干扰(smart jamming)的概念。他指出可以利用接收机在捕获输入信号时间和帧同步信息的过程实施攻击,这可以看作是灵巧干扰技术的雏形。当前灵巧干扰正成为国内外研究的热点。本文设计的灵巧干扰硬件平台正是基于这种背景,可以为灵巧干扰技术的发展提供硬件平台支持。    1 灵
[嵌入式]
一种基于<font color='red'>FPGA</font>/DSP的灵巧干扰平台设计与实现
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新工业控制文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved