基于FPGA的电涡流缓速器控制系统

发布者:BlissfulBliss最新更新时间:2008-01-17 来源: www.eaw.com.cn关键字:电涡流缓速器  FPGA  励磁电流  乘法器  在线调整  比例因子  磁导率  匝数  Quartus  静态特性 手机看文章 扫描二维码
随时随地手机看文章

  摘 要:本文提出了一种基于FPAG芯片的控制系统设计方案。系统中利用FPGA状态机高效地控制ADC进行信号采集。在FPGA中搭建的模糊控制器通过对励磁电流的连续调节,实现了恒速、恒转矩和恒流等控制策略。

 

  引言

  电涡流缓速器的工作原理基于电磁感应理论。作为一种辅助制动装置,其减少了主制动装置的机械摩擦,既提高了寿命,又提高了车辆行驶的安全性、经济性和舒适性,越来越受到汽车制造厂家的青睐。但是,由于汽车领域对实时性要求较高,且模糊控制算法涉及到频繁的多字节数据的乘除运算,而FPGA在实现算法方面具有巨大的优势,因此本文将基于FPGA进行设计。另外,本文结合基于FPGA的32位精简指令软核Nios编程,能很好地解决实时性与控制灵活性之间的矛盾。

  节能型电涡流缓速器

  目前大部分电涡流缓速器利用蓄电池或自带发电机来产生励磁电流,这两种方法在缓速时都不能最优化地将车辆所具有的动能转化为刹车能量。

  本系统根据电涡流缓速器制动力矩的大小对自发电机和蓄电池进行调度,电涡流缓速器制动力矩公式如下:

  这里,lg为气隙间距; d为铁心直径;R1为励磁线圈中心点的半径;Np为磁极对数; N为励磁线圈绕组匝数;I为励磁线圈绕组电流;r为转子盘电阻率;mr为转子盘相对磁导率;w为转子角速度。

  当车速较大时,自发电机在一定电压下的输出电流大于I,将一部分电能用于制动,剩下的电能储存到蓄电池;当车速较慢时,自发电机在一定电压下的输出电流小于I,则从蓄电池输出电流到绕组线圈产生励磁电流,从而最大限度地利用能源。

  基于FPGA的电涡流缓速器控制系统

  为了提升系统可靠性和灵活性,本控制器根据功能需求进行模块化设计,主要包括ADC0809控制、NIOS处理器、模糊控制器、电源控制、PWM、LCD显示等模块,系统结构如图1所示。

  

  

  图1 电涡流缓速器控制系统结构

  系统首先由ADC0809控制模块控制ADC进行各种信号,如温度、电压等信号的采集,然后通过Avalon总线把数据传输到模糊控制器、电源控制等模块。电源控制模块根据车速会对蓄电池和自发电机进行能量调度,实现最大限度的节能;模糊控制器模块根据恒速、恒流等控制策略,计算出用于控制PWM占空比的参数,实现励磁电流的调节。

  ADC0809控制模块

  信号采集是系统实现闭环控制的重要环节,它的好坏关系到整个系统的性能。采用FPGA控制ADC的方式能有效降低外界干扰对采样造成的影响,提高可靠性。另外,利用FPGA状态机产生的时序控制ADC时,控制周期短、速度快,能提高整个系统的实时性。

  使用状态机控制ADC0809芯片采样,包括时序控制和数据的读取。首先,状态机输出两路信号先后控制引脚ale和start,一旦start有效,状态信号EOC即变为低电平,表示进入转换状态,状态机通过不断检测ADC0809引脚EOC的电平来判断转换是否结束。若EOC为高电平表示转换结束,状态机输出信号使引脚OE由低电平变为高电平,最后读取转换好的数据,主要Verilog代码如下。

  always @ ( EOC ,state )

  begin case ( state )

  st0 :begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b0; state <=#1 st1; end

  st1 :begin ale <= #1 1'b1; start <= #1 1'b0; OE <= #1 1'b0; state <=#1 st2; end

  st2 :begin ale <= #1 1'b0; start <= #1 1'b1; OE <= #1 1'b0; state <=#1 st3; end

  st3 :begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b0;

  state<=(EOC==1'b1)? #1 st3:st4; end

  st4 :begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b0;

  state<=(EOC==1'b0)? #1 st4:st5; end

  st5 :begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b1; state <=#1 st6; end

  st6 :begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b1; state <=#1 st0; end

  default : begin ale <= #1 1'b0; start <= #1 1'b0; OE <= #1 1'b0; state <=#1 st0; end

  endcase end

  模糊控制器模块

  电涡流缓速器是一个非线性系统、强耦合、模型较复杂的对象。由于常规PID控制不具备在线调整参数的功能,所以不适于励磁电流与车速呈非线性关系的系统控制。而模糊理论具有很强的非线性建模能力,能完成复杂系统的非线性映射功能,将模糊推理机制引入到测控系统中,实现对电涡流缓速器的最佳控制,以满足实际的行车情况,控制器原理图如图2所示。

  

  

  图2 模糊控制器原理图

  从原理图可以看出,本模糊控制器采用了二维模糊调节的方式,以改善系统的动态性能,即模糊控制器的输入为给定值与测量值偏差e和偏差变化率芿=ek-ek-1所对应的两个模糊控制集,经量化因子量化后,得到对应的量化等级,其量化等级分别表示为{-7、-6、-5、-4、 -3、-2、-1、0、1、2、3、4、5、6、7}。控制决策表是经离线模糊控制推理运算,并结合系统的实际运行进行调整、修改得到的,但它仅反映常规模糊控制的控制规则,不能保证系统的动、静态特性在大范围内最优。因此,为改善模糊控制器的性能,根据系统的误差和误差变化等信息,对控制器实行在线调整,实际输出的控制量为决策表值与比例因子的乘积。比例因子的选取规则如下:当e和芿较大时,系统主要是减少误差,加快动态过程,应取较大值;当e和芿较小时,系统接近稳定值,应取较小值。最后,按此原则并结合实际经验得到比例因子表。

  根据上面的分析,利用Verilog HDL语言设计出aul运算模块和rom存储模块,另外由Quartus II软件的LPM设计乘法器lpm_mult0模块,如图3所示。aul模块首先根据输入值in_a[7..0]和in_b[7..0]进行求差、除法等运算得到e和芿的值,并乘上各自的量化因子得到量化等级E和艵,然后根据E和艵与控制策略表和比例因子表的对应关系得到查表地址;rom模块存储了控制策略表U和比例因子表GU,根据aul模块传递过来的地址查找U和GU表,然后将结果输出到乘法器模块,并计算出PWM的调节增量,从而改变PWM的占空比,实现对励磁电流的调节。

  

  

  图3 模糊控制器顶层模块电路原理图

  基于Nios的主控程序

  Nios处理器是整个系统的中枢,是各控制模块通讯的桥梁。Nios处理器通过Avalon总线将采集进来的各种参数,如车速、ABS、电压等,按需要传递到各控制模块,控制模块再把相关的运算结果返回给主控程序,以实现相关的控制策略,如图4所示。

  

  

  图4 主控程序流程图

  结语

  本课题选用Cyclone II系列中的EP2C5Q208C8芯片,它具有4608个逻辑单元,内部RAM达119808位,内部乘法器可达26单元,最大用户I/O达143个,这些丰富的资源能够满足电涡流缓速器控制器各模块的设计需求,逻辑单元的使用率为65%,RAM使用率为45%。本设计方法提高了系统的集成度和可靠性并且降低了功耗,FPGA的可重构性大大方便了系统将来的升级,而不需要改变原来的电路布线。■

 

关键字:电涡流缓速器  FPGA  励磁电流  乘法器  在线调整  比例因子  磁导率  匝数  Quartus  静态特性 引用地址:基于FPGA的电涡流缓速器控制系统

上一篇:基于FPGA的X射线安检设备控制器设计
下一篇:基于FPGA的数字闭环光纤陀螺仪模拟表头设计

推荐阅读最新更新时间:2024-03-30 21:24

LabVIEW、多核技术及FPGA技术如何改变自动测试
编辑笔记:Eric Starkloff,美国国家仪器的模块化仪器和仪器控制产品营销总监。他将和我们一起讨论影响仪器技术和自动测试的一些变化,以及 NI 的 LabVIEW ,多核处理器技术和现场可编程逻辑门阵列( FPGA )技术如何推动下一代测试技术的产生。 问题: 在最近这几年里,仪器技术和自动化测试领域发生了什么样的变化? Starkloff回答: 我们现在正将处于软件定义的世界里。我们每天使用的设备如智能手机,机顶盒,甚至汽车,这些都是建立在嵌入式软件系统发展的基础之上。对于测试工程师们来说,在开发时间和预算减少的情况下对这些复杂的设备进行测试给他们带来了挑战。现在,测试管理人员和工程师们利用模块化仪器,软件定义体
[测试测量]
Altera为下一代非易失FPGA提供早期使用软件
MAX 10系列革新非易失FPGA集成方式,适用于大批量工业、汽车和通信应用。 2014年5月28号,北京——Altera公司(Nasdaq: ALTR)今天宣布,为Altera最新的10代FPGA和SoC系列产品之一——MAX® 10 FPGA,提供Quartus® II beta软件和早期使用文档。基于TSMC的55 nm嵌入式闪存工艺技术,MAX 10 FPGA在小外形封装、低成本和瞬时接通可编程逻辑器件中采用了先进的工艺,是革命性的非易失FPGA。提供软件支持和产品文档,客户可以马上开始他们的MAX 10 FPGA设计。 Altera最近完成了首批MAX 10 FPGA投片,与TSMC合作将于2014年第三季度
[嵌入式]
赛灵思堆叠硅片互联技术的异构3D FPGA是什么?
近日,赛灵思宣布正式发货全球 首款异构3D FPGA ,Virtex-7 580HT。“采用赛灵思的堆叠硅片互联 (SSI)技术,是提供业界带宽最高的 FPGA,可提供多达16个28 Gbps收发器和72个13.1 Gbps收发器,也是唯一能满足关键Nx100G和400G线路卡应用功能要求的单芯片解决方案。” 那么什么才是异构3D FPGA呢?根据赛灵思所说,3D FPGA是指“堆叠硅片互联 (SSI) 技术”,可以将多个芯片整合为单个芯片,同时与多芯片方法相比,其每瓦特的晶片间带宽增加了 100 倍。SSI 利用无源(无晶体管)65nm 硅中介层上的与大节距硅通孔 (TSV) 技术整合在一起的业经验证的微凸块技术,在单
[嵌入式]
赛灵思堆叠硅片互联技术的异构3D <font color='red'>FPGA</font>是什么?
电源管理IC如何为14nmFPGA供电
FPGA从诞生时只包含64个逻辑模块和85000个晶体管,门数量不超过1000个,到如今晶体管个数超过10亿个,门的数量已经达到千万级,结构变得越来越复杂,集成融合的模块和功能也越来越多,其制造工艺也从原来的2μm,演进到了目前的20nm,甚至14nm。现在的FPGA不仅仅是一个逻辑器件,它现在更加像一个平台,在一个FPGA中常常会包含有数字信号处理、嵌入式处理、高速串行和其他高端技术模块。那么,这样的FPGA需要什么样的电源管理IC来与之配合呢?   “如何给功能越来越多,性能越来越高,工艺越来越先进的FPGA供电,确实是一个非常具有挑战性的问题。”Altera公司电源业务部市场总监MarkDavidson表示,“采用14n
[嵌入式]
Altera有望2012年成FPGA龙头
    市场分析师预测,全球营收排名第二大的可程序化逻辑组件供货商Altera,有机会在2012年初取代该市场龙头Xilinx跃上第一大供货商位置。   Raymond James & Associates分析师Hans Mosesmann指出,Altera的优势在于拥有针对高、中、低阶市场的完整产品线,且将其目标市场锁定在除了 ASIC 市场以外的特殊应用标准组件(ASSP)与嵌入式市场。   Altera的2010年度营收为19.5亿美元,同时间Xilinx则是23亿美元。两家厂商都试图能在传统的可程序化逻辑组件市场之外,从 ASIC 、 ASSP 与DSP等组件的应用市场抢到一些市占率;如Altera的目标是达到营收500
[嵌入式]
ARM和CPLD以及FPGA的技术特点和区别
在嵌入式开发领域,arm是一款非常受欢迎的微处理器,其市场覆盖率极高,DSP和FPGA则是作为嵌入式开发的协处理器,协助微处理器更好的实现产品功能。那三者的技术特点以及区别是什么呢?下文就此问题略做了总结。 arm(AdvancedRISCMachines)是微处理器行业的一家知名企业,设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。 ARM架构是面向低预算市场设计的第一款RISC微处理器,基本是32位单片机的行业标准,它提供一系列内核、体系扩展、微处理器和系统芯片方案,四个功能模块可供生产厂商根据不同用户的要求来配置生产。由于所有产品均采用一个通用的软件体系,所以相同的软件可在所有产品中运行。目前arm在
[单片机]
ARM和CPLD以及<font color='red'>FPGA</font>的技术特点和区别
蓝牙HCI-UART主控制接口的FPGA设计与实现
  1 引言   蓝牙(Bluetooth)是世界级著名的计算机和通信领域大公司(爱立信、IBM、Intel、诺基亚和东芝等) 倡导推出的一种无线通信技术的开放式工业标准,其取自10 世纪丹麦国王哈拉尔德(HaraldBluetooth)的 别名,意在形成一个全球统一的无线通信技术标准 。蓝牙技术消除了设备之间的连线,用无线连接取代 传统的电线。蓝牙主要有蓝牙硬件和蓝牙协议组成,蓝牙硬件由模拟部分和数字部分组成。模拟部分指蓝 牙射频发射台,数字部分指主控制器。蓝牙协议采用电路及信息包两种交换方式,主要有射频(RF)、基带 (BB)、链路管理器(LM)、主接控制接口(HCI,Host Control Interface)底层嵌入
[嵌入式]
Altera CEO:争取5年内成为PLD行业龙头
Altera受国际金融危机冲击较小 任爱青: 年终盘点是岁末之际的一项重要工作。你作为PLD(可编程逻辑器件)行业领军企业的CEO,对2008年全球半导体行业以及PLD行业的发展状况做何评价?在过去的一些年里,可编程逻辑器件的市场增长率一直高于半导体行业,你是否认为这种增长趋势还会延续? JohnP.Daane: 2008年,全球半导体行业的表现不尽如人意。根据美国半导体协会(SIA)提供的数据,2008年全球半导体行业的增长率仅为2%,预计2009年将衰退5%-6%。不过我个人的预估可能更加悲观,我认为2009年半导体行业整体将出现10%-20%的负增长。 至于PLD行业的情况,由于当前市场的能
[嵌入式]
Altera CEO:争取5年内成为PLD行业龙头
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新工业控制文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved