Cadence时隔三年重返十亿美元俱乐部

2016年10月27日，美国加州圣何塞讯 Cadence公司（NASDAQ代码：CDNS）近日宣布，交付行业首套符合汽车业ISO 26262标准的全面的工具置信水平1（TCL1）技术文档。T V S D是一家享誉国际的独立测试和一致性评估企业，它已完成审计并确认，Cadence模拟/混合信号工具链和数字前端设计和验证流程已通过TCL1预认证，符合行业标准。此外，今年年底之前，将完成对Cadence数字实施和签核流程的审计。完成后，将有超过30款Cadence EDA工具符合ISO 26262标准，为汽车行业给予最广博的工具支持。 T V S D审计满足了组件供应商必须向汽车制造商提供适用认证的要求，可证明Cadence工具流业经

北京，2007年8月8日 ――上海硅知识产权交易中心和安捷伦科技有限公司日前在沪共同签署了“上海硅知识产权交易中心-安捷伦科技IP测试验证/汽车电子测试联合实验室”合作协议。上海市信息委相关领导及双方的高层出席了该仪式。 上海硅知识产权交易中心是信息产业部和上海市政府共建的中国最早致力于集成电路IP核保护、复用和交换交易的公共服务专业机构，是信息产业部集成电路IP核标准工作组核心成员和中国半导体行业协会知识产权工作部挂靠单位，同时也是国家知识产权局集成电路专利信息中心。 安捷伦科技有限公司是全球射频EDA工具和通讯测试设备领域的领导性企业。其在上海分公司建立有开放性实验室，该实验室拥有业界领先的电子测试测量仪器设备，致

EDA领先企业行芯于近日正式宣布已完成超亿元B轮融资，本轮融资由中芯聚源领投、华业天成资本等机构参与投资，所募集资金将用于加速打造先进工艺工具链的研发和产品迭代，持续吸引海内外优秀行业人才加盟。 行芯作为高起点、具有国际竞争力的EDA企业，专注于芯片物理设计签核与验证领域，提供广泛的、业界领先的产品组合，包括寄生提取、功耗完整性、电迁移、IR压降、可靠性与多物理域等，以解决先进工艺下不断增长的挑战。 2021年，行芯取得了丰硕的成果：基于FinFET先进工艺的全芯片参数提取解决方案GloryEX高质量交付芯片设计龙头客户；同时，成为三星全球合作伙伴中最年轻的EDA企业，GloryEX产品成功通过三星先进工艺的高标准认证，是国内唯一

日前，在2021世界人工智能大会智能芯片定义产业未来论坛上，Cadence公司总裁、华登国际创始人陈立武做了题为《推动半导体产业的复兴》的主题演讲。 陈立武表示，半导体是人工智能行业基石，只有芯片提供更高的计算力才能将人工智能的设计落地。目前科技产业正在被五大潮流所推动，包括5G、工业、IoT、大规模云计算中心以及自动驾驶，每个技术所处的生命周期不同，但可以肯定的是每个领域都将会在未来几年内发挥出革命性的影响。 而对于芯片来说，EDA是基石，也正因此EDA产业的快速发展，将直接影响到人工智能的发展。 陈立武提到，人工智能是引擎，真正的材料是数据。根据统计，90%的数据是过去两年内产生。其中80%是非结构化数据，包括视频

（中国成都，2022年8月2日）英诺达（成都）电子科技有限公司在线上发布了《云上加速——EDA仿真加速器云平台白皮书》，成都市集成电路行业协会、复星投资、Cadence中国及伊顿公司等代表出席了线上发布会并发表致辞。 随着云服务的普及以及对云平台接受度的提高，越来越多的芯片厂商逐渐将目光聚焦到了云端，期待利用云的算力与灵活性，降低芯片设计成本、加快产品面世时间。尤其在需要大量计算资源的设计验证领域，一般是通过专门的硬件来提供这样庞大的资源池。《云上加速》白皮书分析了厂商在使用本地数据中心解决计算资源时面临的问题，从而提出将硬件放在云端这一解决方案，彻底变革传统复杂芯片设计的验证环节，打通设计需求与硬件资源的渠道。 英诺达创

Cadence Virtuoso 定制设计平台能够有效地缩短产品设计周期 　　 【 2006 年 10 月 26 日， 中国上海 】 Cadence 设计系统公司（纳斯达克代码： CDNS ） 与昂宝电子（上海）有限公司近日联合宣布成为设计合作伙伴，昂宝电子 已选用 Cadence Virtuoso 定制设计平台作为其 IC 设计平台，以缩短产品设计和上 市 周期，从而增加产品的市场竞争力。 　　 Cadence 公司在混合信号市场拥有业界领先的、成熟的解决方案。 其 Virtuoso 定制设计平台包括一个设计要求驱动的环境

2016年2月1日，Cadence设计系统公司（NASDAQ: CDNS）宣布，正式交付完整的数字与签核参考流程，用于Imagination Technologies （IMG.L）公司PowerVR Series7图形处理单元（GPU）。采用此高度集成的Cadence 参考流程，550万实例的完整合成与设计实现可在2.5天完成。对比上一代Cadence设计流程，产品开发设计时间缩短1倍以上。同时，采纳新参考流程后，芯片面积平均缩小3%，Imagination最复杂的组块面积可缩小达7%。 此参考流程操作简单，仅需单次执行；同时为设计师提供指南，使用易于部署和支持的文件及脚本对PowerVR GPU内核进行优化。流程内包

带来先进的约束驱动PCB流程和全局布线能力，可提高易用性、生产率、协作性、可测量性及精准性 【加州圣荷塞，2007年5月15日】—— 全球电子设计创新领先企业Cadence设计系统公司（NASDAQ：CDNS）今天发布了Cadence　Allegro系统互连设计平台针对印刷电路板（PCB）设计进行的全新产品和技术增强。改进后的平台为约束驱动设计提供了重要的新功能，向IC、封装和板级设计领域的设计团队提供新技术和增强以提升易用性、生产率和协作能力，从而为PCB设计工程师树立了全新典范。 “随着供电电压下降和电流需要增加，在设计PCB系统上的功率提交网络(Power Delivery Network)过程中必须考虑封装和I