AMD执行长：“身历其境”运算时代来临

“运算性能的下一个阶段进展，特别是对消费者来说，实际上是环绕着“身历其境运算” (immersive computing)，以及我们所有人生活周遭数不清的连网装置。”

AMD执行长苏姿丰(Lisa Su)在日前于美国旧金山举行的2017年度EEE国际电子元件会议(IEDM)上，呼吁产业界共同努力满足对更高运算性能的需求，以持续改善终端使用者体验并协助解决部份世界上最困难的问题。

苏姿丰在IEDM发表专题演说时指出，维持创新步伐已经使得运算技术性能有大幅度提升，这不只需要半导体制程技术的不断演进，也需要系统零组件更佳的整合，以及微架构效率、电源管理、记忆体整合以及软体等各方面技术的改善。

她并指出：“运算性能的下一个阶段进展，特别是对消费者来说，实际上是环绕着“身历其境运算” (immersive computing)，以及我们所有人生活周遭数不清的连网装置。”

AMD执行长苏姿丰于美国旧金山举行的IEEE IEDM大会发表专题演说

（来源：EE Times）

苏姿丰认为，透过合作将可推动产业界克服种种挑战──包括日益增加的记忆体频宽延迟、成本、功耗与晶片尺寸；她提倡采用多晶片架构，以及具备高性能、可扩展连结的高效率晶片对晶片互连技术。

而尽管仍有争议，产业界有许多人认技术创新脚步已经落后于摩尔定律(Moore’s Law)，也就是晶片上每平方英寸电晶体密度每18个月会成长一倍的理论；苏姿丰指出，今日大概需要花2.4年才能达到每平方英寸电晶体密度成长一倍的目标，此外晶片尺寸随着时间增加也成为经济问题，记忆体频宽效率因此下降，而且SoC功耗每年增加约7%。

在高性能运算领域，半导体产业持续提供一致性的CPU与GPU性能呈指数成长；苏姿丰表示，CPU/GPU每瓦性能(performance-per-watt)效率大约每2.4年增加一倍。她估计此性能成长约有40%的贡献是来自于半导体制程技术的演进：“在架构与系统方面持续努力对我们来说相当重要，而且老实说我们在这些方面还有很多进步的空间。”

除了多晶片架构，苏姿丰还特别提到了3D堆叠、记忆体整合与电源管理等技术已经成熟，可进一步提升运算性能以及效率。

苏姿丰在发表专题演说的一开始就表示，她在1992年22岁时就曾于IEDM获得最佳学生论文奖，在25年后能在同一个讲台上发表专题演说备感荣幸。她在演说后接受EE Times采访时则透露，她在三年前接任AMD执行长之后已经离开纯研发岗位好一段时间，能在IEDM分享(历任IBM、Freescale与AMD)其研发经验令她十分开心。

“IEDM真的是非常重要的半导体元件技术会议，”苏姿丰指出：“对博士班学生以及许多关键产业来说，这场会议吸引了众多菁英，实际探讨最新、最重要的技术趋势。”