对于那些不能在硅上自然集成的IP来说,封装是最紧凑的异构集成平台,但稳定的增量改进是唯一可预见的前进之路。
先进封装技术往往不是顶级芯片制造商的首选,但英特尔正努力将这一领域界定为帮助他们抵御摩尔定律紧迫影响的关键领域之一。
在组件级别上推动创新可以增加异构性、连通性和带宽,同时降低功耗。在这一领域,英特尔一直比其他公司做得更好。
在过去的十多年里,为了跟上经济和技术挑战的步伐,英特尔开发了许多技术。许多最重要的发展都发生在互联层面。例如,EMIB已经存在了十多年,它允许本地连接。对于高密度的连接,它们也可以卷进硅插入管。Foveros还可以叠加3D和2D的叠加功能,这些功能可以被拼接在一起,创建放大和扩展架构,更不用说全向互联的能力了。
在这段时间里,整个芯片行业也做出了几个关键的转折。从线路板到天线互连;从陶瓷到铜/有机;从铅基焊料到无铅焊料的过渡;从针脚网格到线网格(line-grid)。所有这些更广泛的技术都是在Ravi Mahajan任职英特尔期间开发出来的,在2000年进入互联领域之前,Ravi Mahajan首先开发的是热机技术,而这恰好是另一个重要的转变,它推动英特尔在21世纪初开发EMIB:从串行世界转变为专注于并行的理念。这为我们今天所拥有的高密度互联方式打开了大门。
如今,Intel有多种封装形式的芯片:
封装越来越薄,超薄核&无核封装
英特尔EMIB技术,一种高密度2D封装技术
EMIB技术:全称为Embedded Multi-Die Interconnect Bridge,意为“嵌入式多裸片互连桥接”。
EMIB是一种高密度的2D平面式封装技术,可以将不同类型、不同工艺的芯片IP灵活地组合在一起,类似一个松散的SoC。
高密度3D封装,单片间距50μm
Foveros技术:首次为处理器引入了3D堆叠式设计,是大幅提升多核心、异构集成芯片的关键技术。
由于采用3D堆叠,Foveros的封装密度、集成度都更高。2D EMIB封装裸片间距可以做到55微米,未来也只能缩微到30-45微米,3D Foveros现在就能实现50微米间距,未来还可进一步降至20-35微米(有焊料),甚至是20微米以下(无焊料)
英特尔Co-EMIB技术,融合2D和3D封装
Co-EMIB技术:利用利用高密度的互连技术,将EMIB(嵌入式多芯片互连桥接) 2D封装和Foveros 3D封装技术结合在一起,实现高带宽、低功耗,以及相当有竞争力的I/O密度。
Co-EMIB能连接更高的计算性能和能力,让两个或多个Foveros元件互连从而基本达到SoC性能,还能以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块。
Foveros 3D封装是Intel在今年初的CES上提出的全新技术,首次为CPU处理器引入3D堆叠设计,可以实现芯片上堆叠芯片,而且能整合不同工艺、结构、用途的芯片
现在, Mahajan正在通过与DARPA、国防部和其他想要了解未来高效性能和设备的小组合作,展望组件级别的可能性和局限性。对于Mahajan来说,互联并行的理念已初步确定,但它将变得更加崎岖。Mahajan表示:“对于这个广泛而缓慢的平行与串联的问题,已经有了很多思考。在平行环节的一个限制是需要复杂的封装,这里面有产量和成本的问题。但是,如果你能让所有这些一起工作,你就可以提供高带宽,低延迟的连接,以及更低的功率。”
高密度挑战在异构时代变得更加紧迫,即一体化的平衡。要想在一款设备上实现最终的能效和性能并不是一件容易的事。Mahajan介绍,虽然未来会有一些有前景的技术,但他预计到2050年硅技术可能将走到尽头。
有些人认为5nm可能是这条路的尽头。包括Mahajan在内的乐观主义者认为是3nm。
“如果你说这些互联的重点是每一代带宽翻一番,我们仍然处于第一代和第二代之间。我们至少还有三代的时间,从概念上讲,每一代都可以持续两到三年。这至少给了我们10-15年的时间。就产品而言,我们的汽油要到2060年才会用完。即使到那时,我们可能会在缩放功能上耗尽,但在缩放特征上不会,我们可以继续堆叠乐高积木,建造更复杂的结构,前提是产量在控制之下。”
“从大局来看,我们在不同的硅工艺上实现和优化了不同的IP,并将其整合到封装中。最终结果的执行必须尽可能接近SoC。我们的重点是如何开发一种互连方式,使这些芯片以一种紧凑的方式连接在一个封装上,并可以通过清洁电力传输进行冷却,而且组件之间的封装互连和互连不会限制封装的性能。”
增加天线密度是Mahajan团队最主要的问题,但随着继续收缩,即使这失去了动力。他们依然有足够的未来证明,知道如何过渡到纯铜互连,从而创建3D堆栈,并连接EMIB类型的连接。
要实现2050年(或2030年)的目标,需要在热管理和电力输送等技术领域采取渐进步骤,但最终成本将占主导地位。
当被问及未来的研发策略时,Mahajan表示:“在热管理方面,我们必须高度关注。这需要把不同类型的模具的温度保持在最佳水平,并整合,使它们更接近。我们可以改进材料,研究如何传播热量并将其带走。”此外,随着所有不同模具的电力输送网络被整合到一起,这些架构将需要更智能的设计,他补充道。
虽然时间表延长到了2050年,但上述所有创新都不会牺牲性能、通信或成本。还有个问题,英特尔或其他芯片制造商如何在如此苛刻的限制下保持扩张?
Mahajan:“这很难预测,但英特尔做生意的方式是提高产量,并采取渐进措施保持密度的增加。就好比我们很难预测什么时候会耗尽经济天然气或基础设施,所以重点是产量和规模。”
“如果规模能带来成本优势,而产量能让你做得更好,那么这两点将推动我们不断前进。我们可以通过专注工程来控制成本,但技术的优势将超过成本。”
上一篇:2021年Chiplet技术该如何发展
下一篇:实现先进晶圆级封装技术的五大要素
推荐阅读最新更新时间:2024-11-17 00:00
- 一场IC设计业盛宴!10场论坛 200位演讲嘉宾,300+展商亮相2万平米专业展会!
- 富昌电子于杭州举办技术日活动,聚焦新能源“芯”机遇
- 消息称铠侠最快明天获上市批准,市值有望达 7500 亿日元
- 美国政府敲定对格芯 15 亿美元《CHIPS》法案补贴,支持后者提升在美产能
- SK 海力士宣布量产全球最高的 321 层 1Tb TLC 4D NAND 闪存,计划 2025 上半年对外出货
- 三星电子 NRD-K 半导体研发综合体进机,将导入 ASML High NA EUV 光刻设备
- 芯片大混战将启:高通、联发科涉足笔记本,AMD 被曝入局手机
- Exynos 2600 芯片成关键,消息称三星将打响 2nm 芯片反击战
- 曾称华为不可能追上!台积电制程遥遥领先,2nm未量产已招大客户抢单