业界首个完整HBM3解决方案，加速多裸晶芯片设计

DesignWare HBM3控制器、PHY和验证IP能够降低集成风险，大幅提高了2.5D多裸晶芯片系统的内存性能

具有灵活配置选项的低延迟HBM3控制器可增强内存带宽

在5纳米工艺中，预硬化或可配置HBM3 PHY的工作速率为7,200 Mbps，数据速率高达2倍，与HBM2E相比，功耗效率可提高60%

针对ZeBu和HAPS的验证IP和内存模型可提供端到端解决方案，能够实现从IP到SoC的快速验证收敛

新思科技的3DIC Compiler是一个集成式多裸晶芯片设计和分析平台，提供了全面的HBM3自动布线解决方案，可实现快速而稳健的设计开发

新思科技近日宣布推出行业首个完整的HBM3 IP解决方案，包括用于2.5D多裸晶芯片封装系统的控制器、PHY和验证IP。HBM3技术可帮助开发者满足高性能计算、AI和图形应用的芯片设计对高带宽和低功耗内存的要求。新思科技的DesignWare HBM3控制器和PHY IP以经过硅验证的HBM2E IP为基础，充分利用新思科技的中介层专业知识，提供低风险解决方案，实现高达921GB/s的内存带宽。

新思科技验证解决方案包括具有内置覆盖率和验证计划的验证IP、用于ZeBu仿真的HBM3内存模型以及HAPS原型验证系统，可加快从HBM3 IP到SoC的验证速度。为加速HBM3系统设计的开发，新思科技3DIC Compiler多裸晶芯片设计平台提供了一个完全集成的架构探索、实施和系统级分析解决方案。

新思科技DesignWare HBM3控制器IP支持各种基于HBM3的具有灵活配置选项的系统。该控制器可极大减少延迟并优化数据完整性，具有先进的RAS特性，包括纠错码、刷新管理和奇偶校验。

DesignWare HBM3 PHY IP采用5纳米工艺，可提供预硬化或客户可配置的PHY，每引脚的运行速度高达7,200Mbps，显著提升了功耗效率，并支持多达四个有效工作状态，从而实现动态频率调节。DesignWare HBM3 PHY利用优化的micro bump阵列以尽可能减少占位面积。基于其对中介层绕线长度的支持，开发者可以更加灵活地安排PHY，而不会影响性能。

新思科技面向HBM3的验证IP使用新一代原生型SystemVerilog Universal Verification Methodology（UVM）架构，简化现有验证环境的整合难度，支持更多测试运行，从而缩短首次测试需要的时间。用于ZeBu仿真和HAPS原型验证系统的现成HBM3内存模型可实现RTL和软件验证，从而实现更高的性能。

客户好评如潮

“Micron致力于为世界上最先进的计算系统提供业界性能最佳的解决方案。HBM3所提供的内存带宽对实现下一代高性能计算、人工智能和百万兆级系统至关重要。我们与新思科技的合作将加速HBM3产品生态系统的发展，以实现前所未有的超高带宽、功耗和性能。”

——Mark Montierth

高性能存储器和网络业务副总裁兼总经理

美光公司

“在数据驱动的计算时代，人工智能、高性能计算、图形和其他应用程序的发展极大提高了对内存带宽的需求。作为世界领先的内存芯片制造商，三星一直致力于支持生态系统的形成，并开发HBM以满足所有应用不断增长的带宽需求。新思科技是HBM行业的生态系统先驱，也是三星的重要合作伙伴。我们期待与新思携手继续为客户提供更好的HBM性能。”

——Kwangil Park

内存产品规划高级副总裁

三星电子

“作为全球领先的半导体制造商，海士力不断投资开发包括HBM3 DRAM在内的下一代内存技术，以满足AI和图形应用工作负载的指数式增长所带来的需求。与新思科技建立长期合作关系，有助于我们为共同客户提供经过全面测试和可互操作的HBM3解决方案，以提高内存性能、容量和吞吐量。”

——Cheol Kyu Park Hyun

副总裁、HBM产品负责人兼DRAM设计主管

海士力公司

“全球SoC解决方案领先企业Socionext与行业领先合作伙伴新思科技携手合作，为我们在广泛市场的共同客户提供全面解决方案。基于新思科技在5纳米制程方面的HBM2E IP和集成式全系统多裸晶芯片设计平台，我们与新思科技的合作将得以扩展，包括最新的DesignWare HBM3 IP和验证解决方案，从而协助我们的客户在HBM3规范的SOC方面实现更高的内存性能和容量。”

——Yutaka Hayashi

数据中心和网络业务部门副总裁

Socionext

“新思科技不断满足数据密集型SoC的设计和验证要求，为HBM3、DDR5和LPDDR5等领先协议提供高质量的内存接口IP和验证解决方案。完整的HBM3 IP和验证解决方案让开发者可以依赖同一家供应商，就可以满足日益增长的带宽、延迟和功耗要求，同时加速验证收敛。”

——John Koeter

营销和战略高级副总裁

新思科技

新思科技广泛的DesignWare IP组合包括逻辑库、嵌入式存储器、PVT传感器、嵌入式测试、模拟IP、接口IP、安全IP、嵌入式处理器以及子系统。为了加速原型设计、软件开发以及将IP核整合进芯片，新思科技“IP Accelerated”计划提供IP核原型设计套件、IP核软件开发套件和IP核子系统。我们在IP质量和全面技术支持方面进行了大量投资，以协助开发者降低集成风险，缩短产品上市时间。