MIPS转投RISC-V阵营，并宣布第一款CPU IP问世

MIPS 宣布进入 RISC-V 市场，日前宣布推出eVocore产品系列，新的 eVocore P8700 和 I8500 多处理器 IP 内核是MIPS公司开发的第一款基于 RISC-V 开放指令集架构 (ISA) 标准的产品。

eVocore 产品旨在扩展 MIPS 在高性能、实时计算应用（如网络、数据中心和汽车）方面的领先地位。根据 Semico Research 的数据，2020 年至 2027 年间搭载 RISC-V CPU 内核的 SoC 的复合年增长率为 73.6%，而汽车领域预计在此期间将达到 69.9% 的复合年增长率*。

Semico Research 首席 ASIC 和 SoC 分析师 Rich Wawrzyniak 表示：“我们将看到有更多公司在汽车等领域采用 RISC-V，因为公司看到了开放软件开发环境可以提供的差异化可能性。凭借 MIPS 提供 RISC 架构和内核的悠久历史，以及在汽车、网络和其他高性能应用领域的强大足迹，该公司转向 RISC-V 对其下一阶段的增长是有意义的。”

“随着向 RISC-V 的过渡，MIPS 的目标是处理器市场的高性能部分，”MIPS 首席执行官 Desi Banatao 表示。 “通过利用我们在实时功能、硬件虚拟化、功能安全和安保技术方面的差异化优势，我们可以为汽车、边缘计算、网络和交换以及大规模计算系统提供引人注目的产品。”

RISC-V International 首席执行官 Calista Redmond 表示：“我们很高兴 MIPS 作为 RISC CPU 架构的先驱之一，将注意力转向 RISC-V。 “MIPS 长期以来一直用于高端计算，这是 RISC-V 开始获得显着牵引力的领域。 MIPS 为 RISC-V 社区带来了 CPU 创新的传统以及为灵活性和可扩展性而设计的新的 RISC-V 兼容 CPU。”

eVocore IP：专为高性能异构计算而设计

新的高度可扩展和可配置的 RISC-V 兼容 eVocore IP 内核旨在提供领先的性能和高水平的可扩展性，使客户能够以独特的组合混合多线程、多核 CPU 的一致集群，以满足其精确的功率和性能要求。这些内核旨在为异构计算提供灵活的基础，支持 eVocore 处理器和其他加速器的组合，并具有可维护所有内核、主存储器和 I/O 设备之间的二级缓存和系统级一致性的 Coherence Manager。

由于 RISC-V ISA 能够以用户定义指令 (UDI) 的形式添加自定义功能，因此 MIPS 可以独特地提供许多高端应用程序所需的经过验证且强大的功能，同时还完全兼容-shelf RISC-V 开发工具和软件库。

两个新的 eVocore IP 内核都支持特权硬件虚拟化、用户定义的自定义扩展、多线程、混合调试和功能安全。这些特性和内核的高水平可扩展性使其非常适合广泛的市场和应用中的计算密集型任务，例如汽车（ADAS、AV、IVI）、5G 和无线网络、数据中心和存储，以及高性能嵌入式应用。

eVocore P8700 – 超标量性能：该多处理系统将深度管道与多问题无序 (OOO) 执行和多线程相结合，以提供出色的计算吞吐量。它的单线程性能比目前其他 RISC-V CPU IP 产品中的性能更高，并且可以扩展到 64 个集群、512 个内核和 1,024 个 harts/threads。 eVocore P8700 将于 2022 年第四季度上市。

eVocore I8500 – 一流的性能效率：这种有序多处理系统具有一流的电源效率，可用于 SoC 应用。每个 I8500 内核都结合了多线程和高效的三重流水线，以提供出色的计算吞吐量。