从计算机行业的早期开始，芯片设计人员就对晶体管有着永不满足的胃口。英特尔于 1971 年推出了具有 2,300 个晶体管的 4004 微处理器，这引发了微处理器革命；到了今天，主流CPU有数百亿的晶体管。在过去多年的发展中，改变的是如何将更高的晶体管预算转化为更好的芯片和系统。在 2000 年代初期的 Dennard Scaling 时代，缩小的晶体管推动了芯片功率、性能和面积成本（或 PPAC）的同步改进。设计人员可以提高单核 CPU 的时钟速度，以加速现有软件应用程序的性能，同时保持合理的功耗和热量。当无法在不产生过多热量的情况下将单核芯片推向更高速度时，Dennard 缩放就结束了。结果，功率（下图中的橙色线）和频率（下图中的绿色）都停止了。设计人员使用越来越多的晶体管来添加 CPU 内核（上图中黑色部分）和并行化的软件应用程序，以使计算工作负载能够跨更多内核划分。最终，并行性达到了 Amdahl 扩展的极限（上图蓝色），业界使用越来越多的晶体管来整合 GPU 和 TPU，这些 GPU 和 TPU 继续随着核心数量的增加而扩展，从而加速了 3D 图形和机器学习算法等工作负载。今天，我们正处于一个以新架构为特征的时代——性能来自内核和加速器，由增加的晶体管预算和更大的芯片尺寸推动。但正如我将在本博客后面解释的那样，新的限制正在迅速接近。
EUV 光刻技术已经问世，使得在芯片上打印更小的晶体管特征和导线成为可能。但这些从业者也在期间也面临一些挑战。首先，面板暴露了一个对某些人来说违反直觉的挑战：在芯片制造中，越小不一定越好，因为在同一空间中封装的晶体管触点和互连线越多，芯片的速度就越慢，能效就越低。正如一位从业人员在2019年的IEDM的一个讨论会解释的那样，“休斯顿我们遇到了一个问题……互连电阻仍然非常非常高。如果我们不解决互连问题，我们就不会有更好的晶体管。”其次，除了揭示与 EUV 缩放相关的布线电阻挑战外，改讨论会参与者还预测了背面配电网络的到来——这是一种设计技术协同优化 (DTCO) 技术，目前已出现在领先芯片制造商的路线图中。它允许逻辑密度增加高达 30%，而无需对光刻进行任何更改。第三，上述讨论会成员改还提出了这样一种想法，即我们现在正处于摩尔定律的第四次演变中，正如其中一位成员所描述的那样，芯片制造商可以通过设计在各种节点上制造的芯片“然后使用先进的封装将它们缝合在一起”来降低成本. 事实上，早在 57 年前，Moore 博士就已经预言了正在兴起的异构设计和集成时代，他写道：“事实证明，使用提供必要的灵活性。”
EUV 的出现使制造商能够使用单次曝光以 25nm 间距打印特征，从而简化了图案化。不幸的是，使芯片布线更小并不能使它变得更好。EUV 缩放的电阻挑战存在于最小的晶体管触点、通孔和互连中，这就是需要材料工程创新的地方。芯片中最小的导线是为晶体管的栅极、源极和漏极供电的触点。触点将晶体管连接到周围的互连线，该互连线由金属线和通孔组成，允许将电源和信号路由到晶体管并贯穿整个芯片。为了创建布线，我们在电介质材料中蚀刻出沟槽，然后使用金属叠层沉积布线，该金属叠层通常包括一个阻挡层，可防止金属与电介质混合；促进粘附的衬垫层；促进金属填充的种子层；晶体管触点使用钨或钴等金属，互连线使用铜。不幸的是，阻挡层和衬垫不能很好地扩展，并且随着我们使用 EUV 缩小沟槽图案，阻挡层和衬垫占用的空间比例增加，而可用于布线的空间减少了。布线越小，电阻越高。
晶体管由电线网络供电，电线网络将电压从片外稳压器通过芯片的所有金属层传输到每个逻辑单元。在芯片的 12 个或更多金属层中的每一层，布线电阻都会降低电源电压。供电网络的设计裕度可以承受稳压器和晶体管之间 10% 的压降。使用 EUV 进一步扩展线路和过孔会导致更高的电阻和布线拥塞。因此，如果不经历高达 50% 的电压降，我们可能无法使用现有的电力传输技术扩展到 3nm 以上，从而产生严重的晶体管可靠性问题。在每个逻辑单元内，电源线（也称为“轨道”）需要具有一定的尺寸，以便为晶体管提供足够的电压以进行切换。它们不能像晶体管结构和信号线等其他逻辑单元组件那样扩展。因此，电源轨现在比其他元件宽约三倍，对逻辑密度扩展构成了主要障碍。解决方案是一个简单而优雅的想法：既然逻辑晶圆是地球上最有价值的不动产——现在每英亩的成本接近 10 亿美元——为什么不将所有电源线移到背面的空置不动产上呢？晶圆，从而解决电压降问题和逻辑单元缩放难题——并显着增加价值？“背面供电网络”将绕过芯片的 12 个或更多布线层，以将电压降降低多达 7 倍。从逻辑单元中移除电源轨可以使逻辑密度在相同的光刻间距下最多缩放 30%——相当于两代 EUV 缩放。根据公开信息，芯片制造商现在正在评估三种不同的背面供电架构，每种架构都有设计权衡。一些方法将更容易制造，而其他更复杂的方法可以最大限度地扩大面积。
随着晶体管数量继续呈指数增长，而 2D 缩放速度减慢，芯片尺寸正在增加，并推高了“光罩限制”，即 858mm 2是可以印刷在晶圆上的最大掩模图案。当摩尔定律运行良好时，设计人员可以在该空间中放置大量高性能 PC 和服务器芯片，或少量极高性能服务器芯片。今天，服务器、GPU 甚至 PC 芯片的设计者想要的晶体管数量超过了标线片区域所能容纳的数量。这迫使并加速了行业向使用先进封装技术的异构设计和集成的过渡。从概念上讲，如果两个芯片可以使用它们的后端互连线连接，那么异构芯片可以作为一个芯片执行，从而克服标线限制。事实上，这个概念是存在的：它被称为混合键合，现在它正在领先芯片制造商的路线图中出现。一个有前途的例子是将大型 SRAM 高速缓存芯片与 CPU 芯片结合，以同时克服标线限制、加快开发时间、提高性能、减小芯片尺寸、提高产量和降低成本。SRAM 缓存可以使用旧的、折旧的制造节点来构建，以进一步降低成本。此外，使用先进的基板和封装技术，例如硅通孔，设计人员可以引入其他无法很好扩展的技术，例如 DRAM 和闪存、模拟等等。
关键字：摩尔定律 芯片 半导体
引用地址：
后摩尔定律时代：芯片何去何从？
推荐阅读最新更新时间：2024-11-12 18:37
模拟芯片：国产替代空间广阔
加入模拟芯片是连接真实世界与数字世界之间的桥梁，真实世界的声光电等信号在时间和幅值上是连续的，这种信号称为模拟信号，数字计算机是没办法直接处理这种信号的，需要通过模拟芯片将其处理成离散的“0”、“1”信号再和数字计算机进行信息交互。 全球半导体市场的整体规模平稳增长，据全球半导体贸易协会(WSTS)数据显示，2018年全球半导体市场规模达到4688亿美元，同比增长13.7%。其中，模拟芯片、微处理器、逻辑芯片和存储器市场规模分别为588亿美元（+10.7%）、672亿美元（+5.2%）、1093亿美元（+6.9%）和1580亿美元（+27.4%）。 2019年因行业景气度下行，市场规模为4121亿美元，下滑约12%。
[模拟电子]
英特尔CEO科再奇：从芯片层面增强安全
为了解决今年早些时候Google Project Zero团队发现的安全漏洞，英特尔和科技行业曾面临一个重大挑战。整个产业数千同仁付出了不懈努力，以确保我们能够兑现共同的首要承诺：保护客户和他们的数据。我心怀谦卑，对全球诸多同仁所展现的担当和努力表示诚挚的感谢。而且我确信，当急需帮助时，各个公司——甚至竞争对手——都会携手合作，共同应对。 但仍有很多工作要做。安全形势不断演变，我们知道总会有新的威胁出现。这促使我在一月份起草了“誓保安全第一”的承诺。英特尔历来非常关注安全，而现在，我们比以往任何时候都更加坚守我在上述承诺中所阐述的原则：客户第一的紧迫性、透明且及时的沟通，以及持续的安全保障。 今天，我想提供一些更新以说明我们在履行
[网络通信]
利润大幅下跌 联发科兵败中国手机市场
8月4日，根据 联发科 最新发布的2017年二季度财报显示，该公司净利润大幅下跌，创下上市以来的季度新低。业内人士认为，在中国手机市场， 联发科 已经失去了中高端市场的大量市场份额，下半年业绩很难得到好转，甚至可能继续下滑。下面就随嵌入式小编一起来了解一下相关内容吧。 财报显示，按照中国台湾采用的“国际财务报告准则”(TIFRS)， 联发科 二季度营收为580.79亿新台币(约合人民币129.12亿元)，较上年同期的725.27亿新台币下降19.9%;净利润为22.10亿新台币(约合人民币4.91亿元)，较上年同期的65.9亿新台币下降66.5%。 从业务营收来看，由于客户库存调整，加上零部件价格上涨，智能手机市场整
[嵌入式]
广州华星、安世半导体、厦门天马等95个项目动态概况
2021年5月集成电路领域的项目进展概况： 超46个项目签约，涉及9省份19 城市，包括立臻科技智能终端项目、金瑞泓微电子集成电路用12英寸硅片项目、广州华星超高清新型显示“t9”项目、安世半导体先进封装项目等； 超34个项目开工，涉及14省份19城市，包括英锐半导体科技智能终端产品及模组项目，中环领先集成电路用大直径硅片二期项目，河南东微半导体芯片材料塔山计划项目、华远微电5G移动终端用射频声表芯片湖州生产基地项目等； 超7个项目封顶、竣工，包括：厦门天马G6柔性AMOLED项目主厂房、新微半导体化合物半导体量产线洁净厂房结构、瀚天天成碳化硅产业园二期项目主体等。 值得一提的是，5月开竣工项目中还包括了无锡市新吴区旺庄街道的5个
[手机便携]
Pixelworks逐点半导体助力一加11智能手机开启游戏超画质时代
Pixelworks逐点半导体助力一加11智能手机开启游戏超画质时代 低延时插帧、低功耗超分，携手一加实现超帧超画引擎的终端落地 中国上海，2023年1月4日——专业的视频和显示处理解决方案提供商 Pixelworks，Inc.逐点半导体今日宣布， 全新发布的一加11旗舰手机搭载了Pixelworks逐点半导体与一加联合研发并调校的 Pixelworks X7 专业渲染芯片 ， 通过引入Pixelworks特有的低延时插帧、低功耗超分以及专业的色彩校准等关键技术，再一次打破游戏世界和真实世界的视觉壁垒，开启移动游戏画质体验的新篇章。 一加11是首批搭载高通新款骁龙® 8 Gen2旗舰移动平台的智能手机。 屏幕方面，该手
[手机便携]
ST发布新智能电表芯片
拥有高集成度的电表芯片在待机功耗下仍能保持测量精准度，确保电费帐单准确无误。 中国，2014年5月19日 ——随着电子产品和家电持续降低待机耗电量，横跨多重电子应用领域、全球领先的半导体供应商意法半导体（STMicroelectronics，简称ST；纽约证券交易所代码：STM）发布三款全新可精确测量极低功耗且可协助公共事业提高收入的电表芯片。 以意法半导体的STPM32、STPM33和STPM34芯片为基础的电表将能够协助公共事业最大幅度地避免收入损失，即使面对的是最精打细算的用户，仍能确保电费帐单准确无误。现有电表虽然在50mA以上电流时通常能够保持高测量准确度，但是在50mA以下电流时会发生测量误差，在
[单片机]
苹果Mac弃用英特尔芯片：或打破英特尔垄断地位
6月23日讯，苹果2020WWDC开发者大会于周一正式召开，苹果公司（AAPL．O）表示，将自研的ARM芯片改用于Mac电脑，弃用英特尔芯片，同时还将尝试在其余部分产品上使用自研处理器。苹果称首批电脑将会在2020年底或者2021年初开始售卖，并结束了对英特尔公司近15年的依赖。此前，苹果旗下的旗舰笔记本电脑和台式机一直配备使用英特尔处理器。 苹果首席执行官蒂姆·库克（Tim Cook）表示，这标志着一个产品线新时代的开始，该产品线推动了该公司在1980年代的崛起和1990年代后期的复兴。 库克在公司加利福尼亚州库比蒂诺总部举行的年度开发者大会上录制的虚拟主题演讲中说：“硅是我们硬件的核心，我们拥有世界一流的硅材料设计团队，可以自
[机器人]
Lattice半导体2024年第三季度财报：将裁员14%
2024年11月4日，Lattice半导体（NASDAQ：LSCC）发布了2024年第三季度财报，并召开了财报电话会议。公司CEO Ford Tamer与临时CFO Tonya Stevens共同介绍了公司的财务业绩以及未来的战略方向。Tamer在会议中分享了Lattice在技术创新与市场拓展方面的成就，以及公司如何利用低功耗可编程解决方案在小型与中型FPGA市场中持续扩大市场份额。 在2024年第三季度，Lattice半导体的整体表现符合公司预期，收入为1.271亿美元。具体而言，通信和计算领域的收入环比增长了12%，这得益于一般用途服务器和AI服务器的需求增长。尽管工业和汽车领域的收入环比下降了7%，主要受整体市场需求放缓和
[半导体设计/制造]
传感器原理及应用 (颜鑫)
控制系统计算机辅助设计 — MATLAB语言与应用
京公网安备 11010802033920号