555定时器的应用及OrCAD/PSpice仿真

发布者:tetsika最新更新时间:2011-09-28 关键字:555定时器  EDA  OrCAD  Pspice  10.5  瞬态分析 手机看文章 扫描二维码
随时随地手机看文章

本文以OrCAD/PSpice 10.5为工具,对555定时器构成的三种典型电路进行仿真分析,得出了一些有价值的结论。

555定时器是一种将模拟功能与数字(逻辑)功能紧密结合在一起的中小规模单片集成电路。它功能多样,应用广泛,只要外部配上几个阻容元器件即可构成单稳态触发器、施密特触发器、多谐振荡器等电路,是脉冲波形产生与变换的重要元器件,广泛应用于信号的产生与变换、控制与检测、家用电器以及电子玩具等领域。

OrCAD/PSpice作为国际上著名的电子设计自动化软件之一,具有仿真速度快、精度高等优点,不仅可以用于电路分析和优化设计,与印制版设计软件配合使用,还可实现电子设计自动化,被公认是通用电路模拟程序中最优秀的软件之一。例如:基于该软件,Essakhi等人提出了一种微波整流天线的时域模型;Du等人提出了一种从三维时域场分析提取S参数的方法;Zhang等人仿真了E类功率放大器的特性,并进行了实验证实;Sakuta等人分析了低相位噪声振荡器的特性,并计算了有载Q值;Hayahara等人设计了△-∑A/D转换器,并对其信噪比进行了仿真;Brecl等人提出了一维、二维薄膜模型,并模拟了其接触电阻。这些表明,软件OrCAD/PSpice是现代电子电路设计的有利工具。


1  555定时器组成框图及工作原理

555定时器的图形符号及管脚图如图1所示,其中管脚1是公共端,管脚2为触发端,管脚3为输出端,管脚4为复位端,管脚5是控制电压输入端,管脚6为阈值端,管脚7是内部三极管的放电端,管脚8是电源端。


555定时器的内部电路方框图如图2所示,该集成电路由四部分组成:电阻分压器、电压比较器、基本RS触发器、输出缓冲器和放电三极管。

比较器的参考电压由三只5 kΩ的电阻器构成分压,它们分别使高电平比较器A1同相比较端和低电平比较器A2的反相输入端的参考电平为2Vcc/3和Vcc/3。A1和A2的输出端控制RS触发器状态和放电管开关状态。当输入信号输入并超过2Vcc/3时,触发器复位,555的输出端3脚输出低电平,同时放电,开关管导通;当输入信号自2脚输入并低于Vcc/3时,触发器置位,555的3脚输出高电平,同时充电,开关管截止。

MR是复位端,当其为0时,555输出低电平。平时该端开路或接Vcc。

CO是控制电压端(5脚),平时输出2Vcc/3作为比较器A1的参考电平,当5脚外接一个输入电压,即改变了比较器的参考电平,从而实现对输出的另一种控制,在不接外加电压时,通常接一个0.01μF的电容器到地,起滤波作用,以消除外来的干扰,以确保参考电平的稳定。

T为放电管,当T导通时,将给接于脚7的电容器提供低阻放电电路。

2 单稳态触发器仿真分析

单稳态触发器广泛用于脉冲整形、延时及定时电路中。单稳态触发器有一个稳态和一个暂稳态,在无外来触发脉冲作用时,电路保持稳态不变,而当有外来触发脉冲作用下,电路由稳态翻转到暂稳态,并输出一个脉宽和幅值恒定的矩形脉冲,输出的脉冲宽度TW等于暂稳态的持续时间,而暂稳态的持续时间取决于R2,C2,则:


运行OrCAD/CaptureCIS,利用Schematics绘制的由555定时器构成的单稳态触发器电路见图3,输入信号Vi为脉冲电压源(VPULSE),设置其参数如下:


值得注意的是,输入信号VPULSE的重复周期必须大于输出的脉冲宽度TW,输入信号VPULSE的脉宽应小于TW,才能保证每一个正倒置脉冲起作用。

利用OrCAD/PSpice 10.5的瞬态分析功能进行仿真,瞬态分析(Time Domain Transient)是指在给定输入激励信号的作用下,计算电路输出端的瞬态响应,其实质就是计算时域响应。设置瞬态分析参数从零时刻开始记录数据,到4 ms结束,最大步长为0.1 ms。进行瞬态分析后,得到图4所示的输出电压波形图,其中类似于锯齿波的是电容C2两端的电压,而方波则是555的输出端Vout的电压波形。

由图4可见,电容C2存在自动充放电过程。当触发脉冲到达时,电源Vcc通过R2给电容C2充电,从0 V充电到约3.33 V之前,555定时器的输出始终保持高电平,而一旦电容充电到3.33 V,555的输出立即转换为低电平,随后电容C2开始从3.33 V迅速放电到0 V,此后又开始新的充放电过程。在555的输出端Vout可以获得周期性的矩形脉冲,而脉冲的宽度约为1.09 ms,与理论计算值1.1R2C2相近。并且输出脉冲的宽度与输入信号VPULSE的脉宽和幅度无关。

3 施密特触发器仿真分析

用555定时器构成的施密特触发器将阀值端和触发端接在一起作为输入端。运行OrCAD/CaptureCIS,利用Schematics绘制的555定时器构成的施密特触发器电路如图5所示。输入信号Vi为三角波电压源(VPWL),设置其参数为:


利用PSpice的瞬态分析功能进行仿真,设置瞬态分析参数从零时刻开始记录数据,到3 ms结束,最大步长为1μs,得到555的输出端Uout的电压波形与输入电压波形如图6所示。


由图6可见,该电路能将输入三角波转换成方波输出,当输入三角波电压升高,输出电平发生转换时所对应的门限电压约为8 V,而当输入三角波电压降低,输出电平发生转换时所对应的门限电压约为4 V,即上门限电压与下门限电压不同,输入与输出间具有迟滞特性。将输入信号换成正弦信号后,得到输入/输出电压的波形如图7所示,依然表现出迟滞特性,且上门限电压与下门限电压仍分别为8 V和4 V,而这正是施密特触发器电路的工作特性。仿真结果与理论计算结果的上门限电压(2/3 Vcc)和下门限电压(1/3 Vcc)相符。

4 多谐振荡器仿真分析

多谐振荡器是一种自激振荡器,接通电源后不需要外加触发信号便能自动产生矩形脉冲。运行OrCAD/Capture CIS,利用Schematics绘制的由555定时器构成的多谐振荡器电路如图8所示。


电路由一个555B芯片、两个电阻和两个电容组成,通过电阻给电容C1充电、放电的过程来产生振荡,从而输出矩形脉冲。启动PSpice瞬态分析功能,观察电容C1的端电压和555的输出端Vout的电压,得到图9所示的波形。由图9中发现555定时器构成的多谐振荡器的输出电压Vout始终保持高电平,并没有产生预期的振荡。

4.1  OrCAD/PSpice中555多谐振荡器不能起振的原因

分析可知,PSpice中555多谐振荡器不能起振的原因在于起振源。实际振荡电路之所以能自行起振是由于起振源的存在。实际振荡电路的起振源主要由两方面因素构成:一是由振荡电路晶体管内部的噪声和电路噪声(电阻热噪声等)引起;二是由电路接通电源瞬间的冲击电流引起。而直接利用PSpice对图6电路进行模拟仿真时,PSpice会将电路中的555定时器、电阻、电容、电源等元件和电路的接通过程都理想化,即电路中不能产生任何噪声和干扰。因此,没有起振源,自然就不能产生振荡。

4.2有效起振方法

经查阅相关文献[10],并经多次实验验证,发现有多种方法可以使电路起振,现介绍其中两种最简单的方法供大家参考:  

(1)给电容加初始值(IC值),本例中只将C1和C2的IC设为0。电容上的初始电压,只是激发了振荡电路的振荡,没有改变电路起振后的输出波形,也没有影响对振荡电路起振特性的研究。

(2)在瞬态分析仿真设置(Simulstion Settings)中激活初始瞬态偏置点计算(Skip the Initial Transient Biaspoint Calculation)选项,直接使用各元件的起始条件来作瞬态分析。

两种方法都能顺利使555多谐振荡器发生起振,且持续地输出脉冲波形。

4.3仿真结果与理论计算值比较

4.3.1计算指标理论值

4.3.2  仿真值

在OrCAD/PSpice中,采用前面提出的模拟振荡电路的起振方法得到555振荡电路输出端的矩形脉冲电压波形,如图10所示。


由图10可见,电源Vcc先通过R1,R2给C1充电,使电容C1从0 V充电到2Vcc/3,接着从2Vcc/3放电到Vcc/3,又再从Vcc/3充电到2Vcc/3,电容C1形成周期性的充放电过程,从而在555的输出端Vout形成周期性的矩形脉冲波,构成多谐振荡器。由图10所示,可得输出矩形脉冲特性参数:


仿真结果表明,输出脉冲周期、占空比系数的仿真值与理论值基本相符。同时分析可知,其值只与电阻、电容值有关,电容上的初始电压,只是激发了振荡电路的振荡,并不会改变电路起振后的输出波形,也不会影响对振荡电路起振特性的研究。

5 结  语

利用OrCAD/PSpice 10.5对555定时器构成的单稳态触发器、施密特触发器和多谐振荡器的特性进行了仿真分析。同时,针对仿真过程中多谐振荡器不起振的问题进行了讨论,提出了振荡电路的有效起振方法,仿真结果与理论计算值基本相符表明OrCAD/PSpice是电子线路设计人员必须掌握的基本工具之一。

关键字:555定时器  EDA  OrCAD  Pspice  10.5  瞬态分析 引用地址:555定时器的应用及OrCAD/PSpice仿真

上一篇:STC单片机扩展P4口的应用
下一篇:基于MCU设计的离线锂电池充电器

推荐阅读最新更新时间:2024-03-16 12:42

多维演进,合见工软重磅发布多款国产自研新一代EDA工具与IP解决方案
2023年10月12日,上海合见工业软件集团有限公司(简称“合见工软”)正式发布“EDA新国产多维演进战略”并同时重磅发布了多款全新国产自主自研的EDA与IP产品。产品覆盖全场景数字验证硬件、虚拟原型平台、可测性设计DFT、电子系统研发管理和高速接口IP多个领域,跨越数字验证、数字实现、系统级工具、IP方案多个维度,多产品线并行研发,构筑了“芯片-软件-系统-应用”的芯片与整机系统联动设计与产业生态,有力支撑中国芯片行业发展。 在发布战略与创新成果的同时,合见工软还与上海集成电路技术与产业促进中心正式签署了战略合作协议,通过优势互补,打造长期、友好、多赢的战略合作伙伴关系,共同搭建以国产EDA软件为基础的中国集成电路设计自主研
[半导体设计/制造]
多维演进,合见工软重磅发布多款国产自研新一代<font color='red'>EDA</font>工具与IP解决方案
CTO专访:合见工软深化产品布局 加速国产EDA技术革新
作为贯穿于集成电路设计、制造、封测等环节的战略基础支柱之一 ,EDA已成为国内无法绕开的“卡脖子”环节,也是国内半导体业必须攻克的环节。 近年来,随着国家政策、资本以及生态的多重利好助力,国内EDA产业步入快车道,国产EDA工具在设计、制造和封装领域多点开花。 作为自主创新的高性能工业软件及解决方案提供商,上海合见工业软件集团有限公司(以下简称“合见工软”)正式运营一年多,已经发布了多款EDA产品和解决方案,包括数字仿真器、FPGA原型验证系统、仿真调试工具、验证效率提升平台、系统级IP验证方案、先进封装协同设计环境、电子设计数据管理平台等,在高难度的数字验证、协同设计等领域率先实现了突围。 应对设计新需求 深化产
[半导体设计/制造]
CTO专访:合见工软深化产品布局 加速国产<font color='red'>EDA</font>技术革新
基于EDA软件和FPGA的IP核保护技术
   1 引言   随着电路规模不断扩大,以及竞争带来的上市时间的压力,越来越多的电路设计者开始利用设计良好的、经反复验证的电路功能模块来加快设计进程。这些电路功能模块被称为IP(Intellectual Property)核。IP核由相应领域的专业人员设计,并经反复验证。IP核的拥有者可通过出售IP获取利润。利用IP核,设计者只需做很少设计就可实现所需系统。基于IP核的模块化设计可缩短设计周期,提高设计质量。现场可编程门阵列FPGA具有可编程特性,用户根据特定的应用定制电路结构,因此其处理速度大大超过通用处理器。与ASIC相比,FPGA的缺点是在提供灵活的可编程同时,则以芯片的面积、功耗和速度做为代价。   近年来,单个FP
[嵌入式]
基于<font color='red'>EDA</font>软件和FPGA的IP核保护技术
芯和半导体联合新思科技业界首发EDA平台
芯和半导体联合新思科技业界首发,前所未有的“3DIC先进封装设计分析全流程”EDA平台 2021年8月**日,中国上海讯——国产EDA行业的领军企业芯和半导体发布了前所未有的“3DIC先进封装设计分析全流程”EDA平台。该平台联合了全球EDA排名第一的新思科技,是业界首个用于3DIC多芯片系统设计分析的统一平台,为客户构建了一个完全集成、性能卓著且易于使用的环境,提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案。 随着芯片制造工艺不断接近物理极限,芯片的布局设计—— 异构集成的3DIC先进封装 (以下简称“3DIC”)已经成为延续摩尔定律的最佳途径之一。3DIC将不同工艺制程、不同
[半导体设计/制造]
半导体厂商获利秘诀:朝“专精化”发展
   EDA 供应商Mentor执行长WaldenC.Rhines(Wally)认为,产业不会走向仅剩少数几家大厂的情况,而是厂商正朝“专精化”(specialization)发展。下面就随半导体小编一起来了解一下相关内容吧。   拥有超过40年业界资历的 EDA 供应商Mentor执行长WaldenC.Rhines(Wally),总是能以他对市场变化的敏锐度与对产业未来趋势的深刻洞察,在许多公开场合专题演说中为听众带来令人收获良多的智慧之语;而在今年的MentorForum台湾场次,Wally针对在2015与2016年达到高峰、如今已趋平息的半导体产业整并风潮提出了他的最新观察心得,认为产业不会走向仅剩少数几家大厂的情况,而
[半导体设计/制造]
555定时器如何设计电容测试仪?
1 引言 随着电子工业的发展,电子元器件急剧增加,电子元器件的适用范围也逐渐广泛起来,在应用中我们常常要测定电容的大小。因此,一种简单、实用的电容测试工具在实际中具有一定的实用价值。一般元件参数的数字化测量是把被测参数转换成频率后再进行测量,本设计采用555为核心的振荡电路,将被测电容值转化为频率,并利用AT89S51处理器测量出频率,再通过该频率值计算出电容参数值。 2 系统的原理框图 系统主要采用了555定时器构成的RC振荡电路和单片机技术。设计思路:被测电容C通过RC振荡转换成频率信号f,送入单片机测频,对该频率进行运算处理求出被测电容的值,并送显示器显示。系统框图如图1所示,其主要由测量电路和控制电路两部分组成。当接入被测
[测试测量]
用<font color='red'>555定时器</font>如何设计电容测试仪?
京东方、华星光电赌很大 盖第二座10.5/11代
大陆正如火如荼地兴建全球最高世代10.5/11代面板厂,迄今尚未量产,然业界却传出大陆面板厂京东方与华星光电都计划兴建第二座10.5/11代厂,且不仅将导入LCD技术,更有生产AMOLED电视面板规划,将进一步扩大LCD与AMOLED两大技术在大尺寸面板战火。   目前AMOLED面板技术在中小尺寸荧幕产品应用较为成熟,尤其是智慧型手机领域,几乎已成为全球手机品牌大厂高阶机种的最爱,除了三星电子(Samsung Electronics)、华为、Oppo、Vivo等品牌厂相继导入外,苹果(Apple)亦将在下半年推出首款AMOLED手机。   至于AMOLED技术在大尺寸荧幕产品应用显得薄弱,现阶段乐金显示器(LG Display)
[手机便携]
芯和半导体在ICCAD 2022大会上发布 全新板级电子设计EDA平台Genesis
芯和半导体在ICCAD 2022大会上发布 全新板级电子设计EDA平台Genesis 2022年12月*日,中国上海讯——国产EDA行业的领军企业芯和半导体,在近日厦门举行的ICCAD 2022大会上正式发布全新板级电子设计EDA平台Genesis,这是国内首款基于“仿真驱动设计”理念、完全自主开发的国产硬件设计平台。 目标市场 Genesis主要面向的是封装和PCB板级系统两大领域的中高端市场。 随着电子系统向更高传输速率、更高设计密度和更高的设计功耗演进,采用传统PCB设计工具面临诸多风险,并耗费大量的人力及财力: 1. 传统的PCB设计工具仅支持人工设置规则,工程师需要耗费大量的精力探究芯片设计
[半导体设计/制造]
芯和半导体在ICCAD 2022大会上发布  全新板级电子设计<font color='red'>EDA</font>平台Genesis
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
  • ARM裸机篇--按键中断
    先看看GPOI的输入实验:按键电路图:GPF1管教的功能:EINT1要使用GPF1作为EINT1的功能时,只要将GPFCON的3:2位配置成10就可以了!GPF1先配 ...
  • 网上下的--ARM入门笔记
    简单的介绍打今天起菜鸟的ARM笔记算是开张了,也算给我的这些笔记找个存的地方。为什么要发布出来?也许是大家感兴趣的,其实这些笔记之所 ...
  • 学习ARM开发(23)
    三个任务准备与运行结果下来看看创建任务和任运的栈空间怎么样的,以及运行输出。Made in china by UCSDN(caijunsheng)Lichee 1 0 0 ...
  • 学习ARM开发(22)
    关闭中断与打开中断中断是一种高效的对话机制,但有时并不想程序运行的过程中中断运行,比如正在打印东西,但程序突然中断了,又让另外一个 ...
  • 学习ARM开发(21)
    先要声明任务指针,因为后面需要使用。 任务指针 volatile TASK_TCB* volatile g_pCurrentTask = NULL;volatile TASK_TCB* vol ...
  • 学习ARM开发(20)
  • 学习ARM开发(19)
  • 学习ARM开发(14)
  • 学习ARM开发(15)
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved