大容量Flash型AT91系列ARM核微控制器-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

引言

AT91FR40162是美国Atmel公司生产的AT91系列微控制器中的一员，具有ARM7TDMI核、大容量Flash存储器以及片内SRAM和外围。这种微控制器的特点是高性能--32位RISC体系结构、高密度--16位指令集、低功耗以及实时性，扩充的Flash存储器还增加了开发者使用的灵活性。除此以外，大量的内部分组寄存器加速了对异常的处理过程，从而使其更适合于实时控制的应用。8级基于向量的优先级中断控制器和外围数据控制器PDC大大增强了实时器件的性能。此器件适用于开发工业自动化系统、MP3、销售终端、GPS接收机以及无线网络产品等对功耗敏感且要求具有实时性的产品。AT91FR40162微控制器的特点是在一个121-ball BGA封装中集成了256 KB的片内SRAM和16 Mbit的Flash存储器。它为许多计算密集的嵌入式控制应用领域提供了功能强大、使用灵活且性价比高的解决方案，同时还可以帮助用户减小PCB尺寸和系统成本。Flash存储器可以通过JTAG/ICE接口或者厂家编写的Flash Uploader软件进行编程，从而使AT91FR40162适合于在系统可编程应用。

1 功能框图及产品特点

AT91FR40162的功能框图如图1所示。

AT91FR40162的主要特点是：ARM7TDMI处理器核、256 KB的片内SRAM和1024 K字的16位Flash存储器、完全可编程的外部总线接口EBI、具有8个优先级且可以独立屏蔽的向量中断控制器、32个可编程的I/O口线、3通道的16位定时器/计数器、2个通用同步/异步收发器USART、可编程的看门狗定时器、先进的省电特性、完全静态的操作、2.7~ 3.6 V的I/O工作范围和1.65~1.95 V的内核工作范围、 -40~85℃的运行温度范围以及121-ball 10 mm×10 mm×1.2 mm BGA封装（球的直径为0.8 mm）。

2 体系结构

AT91FR40162是由Atmel公司的AT91R40008 ARM/Thumb微控制器和1个AT49BV1604A/1614A 16Mbit Flash存储器集成的121-ball BGA封装器件。除了Flash存储器使能信号以外的所有地址、数据和控制信号都是内部互连的。

AT91R40008体系结构包括2条主要总线：先进的系统总线ASB和先进的外围总线APB。ASB被设计为最佳性能，由存储控制器控制。ARM7TDMI通过ASB与片内32位存储器、外部总线接口EBI和AMBA桥进行接口。AMBA桥驱动APB，APB被设计用于访问片内外围并且进行了低功耗优化。

AT91FR40162将ARM7TDMI处理器的ICE端口接到一些专用的引脚上，从而为目标调试提供了完整、低价且易用的调试解决方案。

2.1 存储器

AT91FR40162嵌入了256 KB的内部SRAM。这个内部存储器是单周期访问的，它直接与32位数据总线相连。这样通过使用微控制器的ARM指令集在66 MHz下可以提供60 MIPS的最高性能，同时降低了系统功耗。AT91FR40162以拥有1个外部总线接口EBI为特性，它用于连接外部存储器和专用外围设备。EBI支持8或16位器件并且可以使用2个8位器件来仿真1个16位器件。EBI执行早读协议，与标准的存储器接口相比，能够提供更快的存储器访问速度。AT91FR40162嵌入了1个由1024K个16位字组成的Flash存储器，通过EBI可以访问它。Flash的主要功能是作为程序存储器。1条16位的Thumb指令可以在1个访问周期从Flash存储器被加载。分离的MCU和Flash复位输入（NRST和NRSTF）是为了得到最大的系统灵活性，方便用户自由地根据应用选择复位操作。AT91FR40162集成了一个叫作AT91 Flash Uploader的驻留引导软件。AT91 Flash Uploader软件能够向Flash存储器加载应用软件。

2.2 外围

AT91FR40162集成了多个外围，它们被分成2类：系统外围和用户外围。所有的片内外围都可以通过AMBA桥接受32位的访问。外围寄存器由控制寄存器、模式寄存器、数据寄存器、状态寄存器和使能/禁止/状态寄存器组成。外围数据控制器PDC在片内USART和片内或片外的存储器之间传输数据，并且无需处理器的介入。最重要的一点是，PDC消除了数据传输中断的额外开销，从而在不需要重新编程起始地址的情况下可以连续传输高达64 KB的数据。这样不仅增加了微控制器的性能，而且降低了功耗。

（1）系统外围

外部总线接口（EBI）通过1条8位或16位数据总线控制外部存储器或外部设备，它通过APB被编程。每一条芯片选择口线有它自己的编程寄存器。省电模块（PS）实现空闲模式（ARM7TDMI核时钟停止直到有下一个中断），并且允许用户根据应用需求调整微控制器的功耗（由独立的外围时钟控制）。先进的中断控制器AIC控制来自内部外围的中断源和4个外部中断口线（包括FIQ），从而为ARM7TDMI提供中断或/和外部中断请求。它通过集成1个8优先级中断控制器以及使用自动向量特性，降低了中断延迟时间。并行输入/输出控制器PIO控制高达32条I/O口线。它使用户可以选择特定的引脚作为片内外围的输入输出，或者作为通用的输入/输出信号。可以编程PIO控制器来检测每条线上的信号发生变化引起的中断。看门狗定时器WD用于防止当软件进入死锁陷阱时产生系统锁定。特殊功能SF模块集成了芯片ID、复位状态和保护寄存器。[page]

（2）用户外围

2个独立配置的USART可以高波特率进行同步或异步通信。每一个USART还包含1个超时寄存器和1个时间确保（Time Guard）寄存器，从而方便了2个专用外围数据控制器PDC通道的使用。

3通道16位的定时器/计数器TC是高度可编程的，它支持捕获或波形模式。每一个TC通道可以被编程为测量或生成不同类型的波形，并且可以检测和控制2个输入/输出信号。TC有3个外部时钟信号。

3 AT91FR40162性能概述

AT91FR40162主要由AT91R40008和16 Mbit的Flash存储器组成。因此AT91FR40162的许多性能与AT91R40008是一样的。

（1）电源

AT91R40008微控制器有2种类型的供电引脚：

◇ VDDCORE引脚，它为内核提供电源（包括ARM7TDMI、嵌入的存储器和外围）；

◇ VDDIO引脚，它为I/O线提供电源。

一个独立的I/O电源允许灵活地进行调整以适应外部元件的信号电平。

（2）输入/输出

AT91FR40162的I/O引脚所接受的电平以VDDIO的供电为限。复位以后，微控制器的外围I/O初始化成输入以提供给用户最大的灵活性。在每个应用阶段，微控制器的输入最好保持在有效的逻辑电平，以降低功耗。

（3）主时钟

如果MCKI引脚由1个外部源提供，那么AT91FR40162则为一个完全静态的设计，并工作于主时钟MCK（Master Clock）下。

主时钟还在引脚MCKO上作为器件的输出，这个引脚与一个通用I/O线复用。当NRST处于活动状态并且发生复位后，MCKO有效并输出MCK信号的映像。必须编程PIO控制器来使用这个引脚作为标准I/O线。

（4）复位

复位操作将使用户接口寄存器恢复其缺省状态（在每一个外围的用户接口中定义），并强制ARM7TDMI从地址0执行对下一条指令的取指操作。除了程序计数器之外的其它ARM7TDMI寄存器则没有定义复位状态。

（5）NRST引脚

NRST是低电平激活的输入引脚。它被异步激活，但是从复位退出是与MCK内部同步的。MCKI上出现的信号必须在NRST上升沿之前最少10个时钟周期内有效，以确保操作的正确性。第1个取指操作出现在NRST上升沿之后的80个时钟周期。

（6）看门狗定时器复位

看门狗定时器可以被编程用来产生1个内部复位。在这种情况下的复位操作与激活NRST引脚有同样的效果，但是引脚BMS和NTRI不被采样。引导模式和三态模式不被更新。如果NRST引脚被激活并且看门狗定时器触发内部复位，那么NRST引脚具有优先权。

（7）仿真功能

◇ 三态模式

AT91FR40162微控制器提供了1个用于调试目的的三态模式。它使能仿真探头与目标板连接，而不必先从目标板焊下器件。在三态模式下，AT91R40008微控制器的所有输出引脚驱动器都是禁止的。在三态模式下，提供通过外部引脚对Flash的直接访问。这就使得在装配板子之前可以使用传统的Flash编程器对Flash进行编程。为了进入三态模式，NTRI引脚必须在NRST上升沿之前的最后10个时钟周期内保持低电平。对于正常的操作，NTRI引脚必须通过1个高达400 kΩ的电阻复位为高电平。NTRI与I/O线P21和USART1串行数据传输线TXD1多路复用。

◇ JTAG/ICE调试

JTAG/ICE端口支持ARM标准的嵌入式在线仿真。引脚TDI、TDO、TCK和TMS专门用于这种调试功能，并且可以通过外部ICE接口与一个主机相连。在ICE调试模式下，ARM7TDMI核以非JTAG芯片ID作为响应来标识微控制器。这一点不完全符合IEEE1149.1标准。

（8）存储控制器

ARM7TDMI处理器的地址空间为4 GB。存储控制器对内部的32位地址总线进行译码并定义了3种地址空间：

◇ 位于最低4 MB的内部存储器空间；

◇ 中间的地址空间为EBI控制的外部设备（存储器或外围）所保留；

◇ 位于最高4 MB的内部外围空间。

不论在哪一个地址空间，ARM7TDMI只运行于小端模式。

◇ 内部存储器

AT91FR40162微控制器集成了内部SRAM。所有的内部存储器都是32位宽，并且支持字节（8位）、半字（16位）和字（32位）访问，且这些访问都是单周期的。内部SRAM支持Thumb和ARM两种取指方式，并且内部存储器可以存储比ARM指令多1倍的Thumb指令。AT91FR40162微控制器集成了1个256 KB的SRAM存储体。这个存储体映射到地址0x0（重映射命令后），并且允许通过软件修改0x0到0x20之间的ARM7TDMI异常向量。把SRAM放置在片内并使用32位的数据总线带宽增加了微控制器的性能，降低了系统功耗。32位总线与16位相比带宽增加，从而提高了使用ARM指令集和数据处理的效率，这是对ARM7TDMI先进性能的最佳使用。能够在256 KB的SRAM中动态地更新应用软件是AT91FR40162的另一特性。[page]

◇ 引导模式选择

ARM复位向量在地址0x0。NRST口线被释放后，ARM7TDMI执行存储于这个地址的指令。这就意味着复位之后这个地址必须映射到非易失的存储器中。NRST上升沿之前的10个时钟周期期间BMS引脚上的输入用来选择引导存储器的类型，如表1所列。如果嵌入的Flash存储器用作引导存储器，BMS输入必须被外部拉低，并且NCS0必须在外部与NCS7连接。

表1 引导模式选择

BMS	引导存储器
1	NCS0上的外部8位存储器
0	NCS0上的外部16位寄存器

引脚BMS与I/O线P24复用。复位以后，P24可以与任何标准的PIO线一样被编程。

◇ Flash存储器

16 Mbit的Flash存储器由1 048 576个16位字组成。Flash存储器通过EBI进行16位字寻址。它使用地址线A1~A20。

除了Flash存储器使能信号以外，所有的地址、数据和控制信号都是内部互连的。用户应当把Flash存储器使能信号（NCSF）和1个EBI上低电平有效的片选信号相连接。如果Flash存储器作为引导存储器使用，那么必须使用NCS0；同时BMS必须被外部拉低，以使处理器在复位后可以执行正确的16位取指操作。

引导时，必须为EBI配置正确的标准等待状态数目。例如，当微控制器运行于66 Hz时，需要5个标准等待状态。

用户必须确保所有的VDDIO、VDDCORE和所有的GND引脚通过最短的路线连接到各自的电源。Flash存储器在读模式下加电。命令序列用于将此器件置于其它的操作模式下，例如编程和擦除。

为了增加灵活性而提供的分离的Flash存储器复位输入引脚（NRSTF），使能复位操作以适应具体应用。当这个输入为逻辑高电平时，存储器处于它的标准操作模式；当这个输入为逻辑低电平时，暂停当前的存储器操作并使它的输出置于高阻状态。

Flash存储器的一个特性是它采用数据查询来检测一个编程周期的结束。当处于编程周期时，一个试图读取最后一个写入字的操作在I/O7上返回写入数据的补码值。开漏NBUSY输出引脚提供另一种检测编程周期或擦除周期是否结束的方法。当处于编程或擦除周期时，这个引脚被拉低，这个周期结束以后引脚恢复高电平。使用1个翻转位提供了检测编程或擦除周期是否结束的第3种方法。

Flash存储器被分为2个存储区（plane）。当从一个存储区执行读操作时，在另一个存储区可以同时执行编程或擦除功能。这一特性使得在执行读操作之前不需要系统等待一个编程或擦除周期的完成，从而增强了系统的性能。

为了方便擦除操作，Flash存储器被分成了39个扇区。为了进一步增强器件灵活性，还提供了擦除挂起特性。这一特性使得擦除周期被挂起一段不确定的时间，并允许用户执行从同一个存储区内任何一个其它扇区的读数据操作或向其写数据的操作。如果所读的数据在另一个存储区，则不需要挂起擦除周期。

此器件具有保护存储在任一扇区中的数据不被破坏的能力。一旦对于某个扇区的数据保护被使能，那么，当输入电平处于地和VDDIO之间时，那个扇区的数据不能被改变。

1个可选的VPP引脚用于增加编程/擦除次数。

以6字节命令序列进入的单脉冲编程模式（Single Pulse Program Mode）允许器件使用写控制线上的单脉冲直接被写入。通过器件掉电或者使NRSTF引脚为低电平并至少保持50 ns，然后将其恢复为VDDIO，退出单脉冲编程模式。

以下硬件特性保护Flash存储器，避免其不小心被编程：

◇ VDDIO敏感--如果VDDIO低于1.8 V（典型情况），编程功能被禁止；

◇ VDDIO上电延迟--一旦VDDIO到达VDDIO的敏感电平，器件将自动地在编程之前超时10 ms（典型情况）；

◇ 编程禁止--保持OE为低、CE为高或WE为高中的任意一个，将禁止编程周期；

◇ 噪声滤波--出现于WE或CE输入上的低于15 ns（典型情况）的脉冲将不会启动编程周期。

4 AT91 Flash Uploader软件

所有基于Flash的AT91器件都配备一个叫作AT91 Flash Uploader的预编程软件，它驻留在嵌入的Flash存储器的第1个扇区。Flash Uploader允许通过串口向嵌入的Flash编程。Flash Uploader可以使用任一个片内USART。Flash Uploader的运行环境如图2所示。

（1）Flash Uploader操作

Flash Uploader软件需要使用嵌入的Flash存储器作为引导存储器，还需要为MCKI提供1个有效的时钟。复位以后，Flash Uploader立即复制软件本身到内部的SRAM并跳转到那里。随后的操作将只需要这个存储器资源。所执行的外部访问只是编程嵌入的Flash存储器。

开始以后，处理器初始化2个USART的RXD引脚的PIO输入变化中断。中断出现时，启动1个定时器/计数器通道；当在RXD线上检测到下一个输入变化时，则停止这个定时器/计数器通道。这就解释了如何测量第1个字符长度，以及如何通过计算器件主时钟和实际通信时的波特率速度之间的比率来初始化USART。然后，编程系统便可以按照编程Flash器件所规定的协议发送命令和数据。为了最低限度地降低Flash Uploader被擦除和电源被关闭的危险，最后才由编程系统来擦除和编程Flash的第1个扇区。当Flash Uploader从第1个扇区被擦除时，如果新的最终应用程序还没有被编程并且目标系统的电源被关闭，那么，将导致一个不可恢复的错误，并且AT91FR40162不能再通过使用Flash Uploader被重新编程。

（2）编程系统

Atmel公司提供了一个免费的Host Loader软件，运行于Windows 95或Windows 98操作系统下的IBM PC兼容机上。可以从Atmel网站下载此软件，并且只需要1根串行电缆线来连接主机和目标机。可以选择使用COM1或COM2实行通信，同时串行链路的速度被限制为115 200 baud。由于串行链路速度是配置瓶颈，因此，Flash编程每1 MB需要持续 110 s。

通过使用一个快速的编程系统可以减少编程时间。AT91评估板可以使一个串行链路运行到500 K位/s，并且可以匹配Flash所允许的最快编程速度。例如，当字编程成为瓶颈时，编程速度可以达到40 s/MB。

结束语

随着后PC时代的进入，嵌入式系统已经无所不在。手机、汽车、航空航天以及军事装备等各个领域都能看到嵌入式系统的身影；而微控制器则正是嵌入式系统的核心部件。AT91FR40162是Atmel公司AT91系列微控制器中的一种，这一系列的微控制器是低功耗、32位性能和16位系统价位的最佳组合。AT91FR40162在AT91R40008的基础上增加了16 Mbit的Flash存储器，Flash存储器的可编程性为用户使用该芯片提供了更大的灵活性。AT91FR40162为嵌入式应用提供了又一种可选的性价比较高的微控制器。

关键字：Flash型 AT91系列 ARM核引用地址：大容量Flash型AT91系列ARM核微控制器

上一篇：32位RISC CPU ARM芯片的应用和选型
下一篇：ARM7-VxWorKs的网络化实时彩色分析虚拟仪器

推荐阅读最新更新时间：2024-03-16 13:09

三星Exynos 2100解密：ARM X1超大核+A78大核

三星即将发布Galaxy S21系列，提供骁龙版和Exynos版两种选择。　　其中国行、美版为骁龙版，欧洲市场发售的是Exynos版本，处理器将命名为Exynos 2100，骁龙版使用的处理器是骁龙875 　　作为一款定位高端旗舰的手机芯片，Exynos 2100和骁龙875一样具有强悍的性能。　　11月18日消息，据报道，高通骁龙875和三星Exynos 2100都使用了5nm工艺制程，而且两颗芯片都有超大核（ARM Cortex X1）、大核（ARM Cortex A78）和小核，采用“1+3+4”三丛集架构。　　报道指出，Exynos 2100和骁龙875的CPU频率有所区别，其中骁龙875超大核主频为2.84G

[手机便携]

三星Exynos 2100解密：<font color='red'>ARM</font> X1超大<font color='red'>核</font>+A78大<font color='red'>核</font>

μCOSII在Cortex-M3核ARM处理器上的移植

　　目前，嵌入式技术已被广泛应用到汽车电子、无线通信、数码产品等各个领域。嵌入式操作系统及嵌入式处理器技术发展迅猛，嵌入式操作系统典型代表有μCOS—II、μClinux、Winclow CE、VxWorks等；嵌入式处理器包括ARM、MIPS、PowerPC等。随着软硬件技术的发展，人们开始意识到基于嵌入式操作系统的程序开发模式的便利性及可靠性，并且在程序开发过程中开始倾向于从传统超循环开发模式转向基于嵌入式操作系统的开发模式。　　 1 软硬件开发环境及处理器介绍　　1．1 软件硬开发环境　　本移植过程使用的软件环境是RealView MDK开发套件，此产品是ARM公司最新推出的针对各种嵌入式处理器的软件开发工

[嵌入式]

基于ARM核的AT75C220及其在指纹识别系统中的应用

　　指纹识别技术近年来逐渐成熟，在门禁、安防和金融等方面得到了越来越广泛的应用。典型的指纹识别系统是以指纹传感器和DSP处理器为核心构成。指纹传感器采集指纹图像，DSP处理器实时实现指纹识别算法。同时，通常的指纹识别系统还具有较强的通信能力，除了具有RS485通信外，高档的指纹识别系统还要求具有以太网接口和Internet连接能力。Atmel公司新推出的智能互联网芯片AT75C220集成了ARM内核、DSP协处理器以及以太网MAC接口，用AT75C220和指纹传感器结合可构成高性能的指纹识别系统。　　1 AT75C220主要特点　　AT75C220是定位于智能互联网应用的高性能ARM处理器，采用ARM7TDMI微处理器核，具

[单片机]

基于<font color='red'>ARM</font><font color='red'>核</font>的AT75C220及其在指纹识别系统中的应用

基于ARM7核的线缆自动测试仪的设计实现

1 引言在现代装甲通信指挥装备中，功能强大、控制精确、运行可靠的装备，均由越来越多的电子分机、部件通过密集的线缆、线束、网络连接而成。线缆、网络连接的正确性和可靠性，在保障整个电子系统可靠运行中起了重要的作用。对复杂线缆、线束、网络的导通、绝缘等指标的自动测试和检验，是线缆装配、生产过程中不可缺少的一个环节。传统的低压、低电流的手工、半自动测试，已经远远不能满足现代高可靠电子设备生产的需要。目前装甲通信指挥装备的线缆检测，均采用传统的、落后的手工检测方式，用三用表、蜂鸣器及自制简单的测试台检测通断。手工检测方法存在不能克服的许多缺陷，已不能满足大批量、高精度、高可靠性线缆检测的要求： (1)1人或2人配合逐点检测，

[单片机]

基于<font color='red'>ARM</font>7<font color='red'>核</font>的线缆自动测试仪的设计实现

基于增强型SPI接口的大容量Flash扩展实现

1 引言随着信息时代的到来，各种信息的集成和交互越来越频繁。运动控制系统中需要处理和存储的信息量也与日俱增，大部分运动控制系统的核心器件MCU自身已经集成了较大容量的存储器（与以前MCU相比），但仅仅依靠MCU自身的存储器一般很难满足系统对大容量存储的要求，因此必须找到高效的方法实现对系统存储容量的扩展。 SPI是一个高效、数据位数可编程设置的高速输入/输出串行接口，几乎所有MCU生产厂商都提供对SPI接口的支持，目前高速SPI接口的时钟频率已达到60MHz甚至更高，SPI接口一般只用4根连接线即可完成所有的数据通讯和控制操作，因此不占用MCU的数据总线和地址总线，极大的节约了系统的硬件资源，是一种经济实用的扩展系统

[缓冲存储]

基于ARM平台的MAC协议IP核设计

摘要：在介绍IEEE802.11MAC协议结构的基础上，给出协议开放的方案和步骤，提出IEEE802.11MAC协议在32位ARM7TDMI微处理器S3C4510B上的一种移植方案，开发出了嵌入式IEEE802.11MAC协议的IP核。同时，围绕着IEEE802.11MAC协议的原理和移植过程中硬件相关部分，介绍ARM平台的结构、可用资源以及ARM的初始化过程等。关键词：IEEE802.11 MAC协议 ARM平台无线局域网引言无线局域网被认为是下一代IT产业发展的是大推动之一，被IT业赋予了极大的希望。无线局域网802.11系列标准的MAC协议是一样的，只是在物理层上有差异，因此对802.11MAC协议的开发，不

[嵌入式]

基于ARM的IEEE802.11bMAC层协议IP核设计

目前各种协议的设计实现，大多数是基于微处理器、微控制器或DSP的嵌入式系统。ARM是ARM公司推出的高性能32位RISC微处理器，具有业界领先的体系结构，被广泛6应用于各种系统设计中。基于ARM的开发通常使用C、C++或汇编语言。笔者采用了更高级的形式语言SCL，大大缩短了协议的开发周期并提高了设计的可移植性。无线局域网是目前通信领域的一个研究热点，无线局域网的协议是非常典型的协议。本文将详细讨论使用SDL进行无线局域网802.11b MAC层协议的设计以及基于微处理器ARM7TDMI的系统实现方案。其设计方法具有普遍意义。 1 系统硬件平台设计及功能描述整个系统硬件平台的设计主要分MAC层和物理层两部分。硬件平台的结构框图

[单片机]

基于<font color='red'>ARM</font>的IEEE802.11bMAC层协议IP<font color='red'>核</font>设计

基于ARM核处理器的机器人手臂控制系统

近年来，随着MEMS及相关技术的发展，微机器人领域已越来越来受人关注。但由于零件的尺寸很小，微机器人组件的装配需要很高的精确度，一般的装配方法无法满足要求。本文介绍了一个可进行微零件装配工作的机器人手臂控制系统的控制方法。 1 系统结构考虑到多机器人手臂的使用，整个机器人控制系统由上位机与多个下位机组成。下位机即是手臂控制器，每个下位机控制一个机械手臂的伸缩运动。上位机即为控制终端，通过不同配件组装方式生成每个手臂的位置数据，并通过数据线传输给各个下位机，由下位机控制手臂到达目标位置并进行目标操作。整个系统的结构框图如图1所示。 1.1 机械结构如图2所示，手臂控制器的机械结构由直流减速电机、手臂、螺杆、减速齿轮

[应用]